| 主权项 |
1. 一种用以制造多层调变掺杂通道之驼峰式场效电晶体之方法,包含步骤:提供一半导体基体;形成一缓冲层于基体上;形成一多层调变掺杂通道于缓冲层上;形成一薄完全空乏层于多层调变掺杂通道上;以及形成一欧姆接触层于薄完全空乏层上;其中多层调变掺杂通道、薄完全空乏层及欧姆接触层形成一驼峰式二极体,而以此驼峰式二极体作为电晶体之闸极,可使闸—源极获得高位障,高崩溃电压特性;而以多层步级掺杂式通道作为电晶体之通道,可使电晶体同时获得高电流,大而线性度高之转导等特性。2. 如申请专利范围第1项所述之方法,其中提供半导体基体之步骤包含提供半绝缘砷化镓基体。3. 如申请专利范围第1项所述之方法,其中形成缓冲层之步骤包含形成一厚度约5000埃之半绝缘砷化镓缓冲层。4. 如申请专利范围第1项所述之方法,其中多层调变掺杂通道该通道各层由具有不同之厚度及不同之杂质掺杂浓度之半导体材料形成,由上而下各层的厚度渐减而杂质掺杂之浓度渐增。5. 如申请专利范围第1项所述之方法,其中形成多层调变掺杂通道之步骤包含形成一厚度约200埃而杂质掺杂浓度约为510@su1@su7cm@su-@su3之n@su-型砷化镓通道底层于缓冲层上;形成一厚度约400埃而杂质掺杂浓度约为2.510@su1@su7cm@su-@su3之n@su-型砷化镓通道中层于通道底层上;形成一厚度约1000埃而杂质掺杂浓度为110@su1@su7cm@su-@su3之n@su-型砷化镓通道上层于通道中层上。6. 如申请专利范围第1项所述之方法,其中形成薄完全空乏层之步骤包含形成一厚度约100埃而杂质掺杂浓度为8 10@su1@su8cm@su-@su3之p@su+型砷化镓薄完全空乏层。7. 如申请专利范围第1项所述之方法,其中形成欧姆接触层之步骤包含形成一厚度约200埃而杂质掺杂浓度为610@su1@su8cm@su-@su3之n@su+型砷化镓欧姆接触层。8. 一种多层调变掺杂通道之场效电晶体,其结构由下而上包括:一基体;一缓冲层生长于基体上;一多层调变掺杂通道生长于缓冲层上;一薄完全空乏层生长于多层调变掺杂通道上;以及一欧姆接触层生长于一薄完全空乏层上;其中多层调变掺杂通道、薄完全空乏层及欧姆接触层形成一驼峰式二极体,而以此驼峰式二极体作为电晶体之闸极,可使闸—源极获得高位障,高崩溃电压特性;而以多层步级掺杂式通道作为电晶体之通道,可使电晶体同时获得高电流,大而线性度高之转导等特性。9. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该基体为半绝缘砷化镓基体。10. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该缓冲层为一厚度约5000埃之半绝缘砷化镓缓冲层。11. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该多层调变掺杂通道各层由具有不同之厚度及不同之杂质掺杂浓度之半导体材料形成,由上而下各层的厚度渐减而杂质掺杂之浓度渐增。12. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该多层调变掺杂通道包含一厚度约200埃而杂质掺杂浓度约为510@su1@su7cm@su-@su3之n@su-型砷化镓通道底层于缓冲层上;一厚度约400埃而杂质掺杂浓度约为2.510@su1@su7cm@su-@su3之n@su-型砷化镓通道中层于通道底层上;以及一厚度约1000埃而杂质掺杂浓度为110@su1@su7cm@su-@su3之n@su-型砷化镓通道上层于通道中层上。13. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该薄完全空乏层为一厚度约100埃而杂质掺杂浓度为810@su1@su8cm@su-@su3之p@su+型砷化镓薄完全空乏层。14. 如申请专利范围第8项所述之多层调变掺杂通道之场效电晶体,其中该欧姆接触层为一厚度约200埃而杂质掺杂浓度为610@su1@su8cm@su-@su3之n@su+型砷化镓欧姆接触层。图示简单说明:图一系本发明多层调变掺杂通道之驼峰式场效电晶体结构图;图二系本发明多层调变掺杂通道之驼峰式场效电晶体能带图;图三系本发明多层调变掺杂通道之驼峰式场效电晶体电流(IDS)—电压(VDS)特性曲线图;图四系本发明多层调变掺杂通道之驼峰式场效电晶体其转导(Gm)及最大饱合电流(ID@sss@ssa@sst)对闸—源电压(VGS)之关系图;图五系本发明之多层调变掺杂通道之驼峰式场效电晶体逆 |
