| 主权项 |
1. 一种逻辑电路,包含:依据送到控制端的电压在至少二端之间改变导通状态的主开关装置;转换在输入端的电压并输出转换电压到控制端的变压装置。2. 如申请专利范围第1项的逻辑电路,其中变压装置包含电压产生装置和副开关装置。3. 如申请专利范围第2项的逻辑电路,其中副开关装置包含SOI(半导体在绝缘体上)结构。4. 如申请专利范围第3项的逻辑电路,其中电压产生装置包含电容器、电池、高介电材料的至少一个。5.如申请专利范围第2项的逻辑电路,其中变压装置在第一状态将高于输入端的电压送到控制端,第一状态是主开关装置导通的输入端状态。6. 如申请专利范围第2项的逻辑电路,其中变压装置在第二状态将低于输入端的电压送到控制端,第二状态是主开关装置不导通的输入端状态。7. 如申请专利范围第2项的逻辑电路,其中变压装置在第一状态将高于输入端的电压送到控制端;变压装置在第二状态将低于输入端的电压送到控制端;第一状态是主开关装置导通的输入端状态;第二状态是主开关装置不导通的输入端状态。8. 如申请专利范围第5项的逻辑电路,其中变压装置另包含电容器,其第一端接到输入端;其中副开关装置在第一状态将电容器第二端接到主开关装置控制端;在第一状态除外的状态将电容器第二端接到电压产生装置,将主开关装置控制端接地。9. 如申请专利范围第6项的逻辑电路,其中变压装置另包含电容器,其第一端接到输入端;其中副开关装置在第二状态将电容器第二端接到主开关装置控制端;在第二状态除外的状态将电容器第一端接到主开关装置控制端,将电容器第二端接地。10. 如申请专利范围第7项的逻辑电路,其中变压装置另包含第一端接到输入端的第一电容器和第一端接到输入端的第二电容器;其中副开关装置在第一状态将第一电容器第二端接地;将第二电容器第二端接到主开关装置控制端;在第二状态将第一电容器第二端接到主开关装置控制端,将第二电容器第二端接到电压产生装置。11.如申请专利范围第8项的逻辑电路,其中主开关装置包含N通道MOSFET。12.如申请专利范围第8项的逻辑电路,其中主开关装置包含P通道MOSFET。13.如申请专利范围第9项的逻辑电路,其中主开关装置包含N通道MOSFET。14. 如申请专利范围第9项的逻辑电路,其中主开关装置包含P通道MOSFET。15. 如申请专利范围第10项的逻辑电路,其中主开关装置包含N通道MOSFET。16. 如申请专利范围第10项的逻辑电路,其中主开关装置包含P通道MOSFET。17. 如申请专利范围第10项的逻辑电路,其中主开关装置包含互补MOSFET。18. 一种逻辑电路,包括:依据送到控制端的电压在至少二端之间改变导通状态的第一和第二主开关装置;转换在输入端的电压并输出转换电压到第一主开关装置控制端的第一变压装置;转换在输入端的电压并输出转换电压到第二主开关装置控制端的第二变压装置;第一变压装置包含具有第一端和第二端的第一电容器、具有第一端和第二端的第二电容器、第一副开关装置、第一电压产生装置;第一电容器第一端和第二电容器第一端接到输入端;第二变压装置包含具有第一端和第二端的第三电容器、具有第一端和第二端的第四电容器、第二副开关装置、第二电压产生装置;第三电容器第一端和第四电容器第一端经由反相器接到输入端;第一副开关装置在第一状态将第一通道MOSFET第二端接地,将第二电容器第二端接到第一主开关装置控制端;在第二状态将第一电容器第二端接到第一主开关装置控制端,将第二电容器第二端接到第一电压产生装置;第二副开关装置在第二状态将第一电容器第二端接地,将第二电容器第二端接到第一主开关装置控制端;在第一状态将第一电容器第二端连接到第一主开关装置控制端,将第二电容器第二端接到第二电压产生装置。图示简单说明:图1是本发明之逻辑电路1的示意图。图2A-2C是本发明之逻辑电路第一例的图。图3是使用N通道FET和P通道FET之本发明之逻辑电路第一例的图。图4显示在状态I和II之图3之节点301-304的电压。图5A是将P通道FET取代做为图2A之主开关装置220之N通道FET的逻辑电路图。图5B是使用N通道FET和P通道FET做为二个开关之本发明的逻辑电路图。图6A-6C是本发明之逻辑电路第二例的图。图7是使用N通道FET和P通道FET之本发明之逻辑电路第二例的图。图8显示在状态I和II之图3之节点701-704的电压。图9A-9C是本发明之逻辑电路第三例的图。图10是使用N通道FET和P通道FET之本发明之逻辑电路第三例的图。图11显示在状态I和II之图3之节点1001-1005的电压。图12是取代图10之主开关装置1020的电路组态图。图13是本发明之逻辑电路第四例的图。图14是使用FET做为图13之四个开关之本发明的逻辑电路图。图15是本发明之逻辑电路第五例的图。图16是使用FET做为图15之四个开关之本发明的逻辑电路图。图17是本发明之逻辑电路第六例的图。图18是本发明之逻辑电路第七例的图。图19是本发明之逻辑电路第八例的图。图20显示N通道MOSFET结构和其等效电路。图21显示P通道MOSFET结构和其等效电路。图22A显示逻辑电路第一例的一部分。图22B显示图22A的等效电路。图23显示都有SOI结构之N通道电晶体和P通道电晶体的结构。图24A显示转移闸型开关。图24B显示转移闸之汲极与源极之间的电导Gon成为源极电压Vs的函数。图25显示当源极电压低时之转移闸之汲极与源极之间的电导Gon成为源极电压Vs的函数。图26显示绝缘材料是高介电常数材料之电容器的极化成为供应电压的函数。图27是要比较之习知逻辑电路的电路图。图28A和28B分别显示在输出信号上升缘之习知逻辑电路的电压Va和Vc及本发明之逻辑电路的电压Va和Vc。图28C和28D分别显示在输出信号下降缘之习知逻辑电路的电压Vb和Vc及本发明之逻辑电路的电压Vb和Vc。图29是本发明之逻辑电路的电路图。图30A显示在输出信号上升缘之本发明之逻辑电路的电压Va和Vb。图30B显示在输出信号上升缘之习知主开关装置的闸极电压Vg和逻辑电路的输出电压Vout。图30C显示在输出信号下降缘之本发明之逻辑电路的电压Va和Vb。图30D显示在输出信号下降缘之习知主开关装置的闸极电压Vg和逻辑电路的输出电压Vout。 |
