| 主权项 |
1. 一种积体电路之自动对准接触窗(Totally Self-Aligned Contact)的制作方法,系包含:414. 将传统之局部矽氧化隔离技术(LOCal Oxidation ofSilicon Isolation;LOCOS Isolation)定义记忆元室(Memory Cell)之电性活动区(Active Area)之氮化矽氧化保护罩(Nitride Oxidation Mask),在预备作为电荷储存电极接触窗(Storage Node Contact)部份,作较其它部份为狭窄之设计,藉着所述呈【I字型】或【不完全I字型】布局所制成的光罩(Mask)依监别率(Resolution)约为0.4微米的微影技术,定义电性活动区之氮化矽保护罩之图案。415. 依衆所周知之传统局部氧化隔离技术(ConventionalLOCOS Technology),在长完场氧化层并对其作适当之回蚀刻(Etchback)后,依传统自动对准复晶矽轻掺杂汲极互补金氧半电晶体技术(Self-Aligned PolysiliconLightly Doped Drain CMOS Technology)形成动态随机存取记忆体记忆元之选控电晶体与字语线(Wordline)结构,其间作为记忆元电晶体控制闸(Control Gate)之字语线部份必需跨过较宽维度之电性活动区之上,作为连接两相联控制闸(Interconnection)之字语线部份则需落于电性活动区未端之场氧化层(及其鸟嘴)之上,而前述作为电荷储存电极接触窗之用的较窄电性活动区正好位于上述两不同部份之字语线之间;416. 接着,以一种已知的技术形成一层厚度约1000埃的绝缘层,作为隔绝电荷储存电极与基板电性活动区之用,并预备形成电荷储存电极接触窗,由于在MOS元件通道与自动对准接触区之间,至少存有一段控制闸侧壁(Spacer)长度(约0.1微米)加上此绝缘层厚度(约0.1微米)之过渡区间,经由充份考虑设计而画出之电性活动区图形,能使字语线上之选控元件之通道宽度及字语线之间之电性活动区宽度在可接受之制程误差下均能合乎元件及自动对准接触区之安全布局准则(Layout Rule);417. 以一般0.5微米以上之接触窗图案微影技术定义自动对准接触窗蚀刻保护区域,然后,单向性地(Anisotropically)对所述绝缘层进行回蚀刻(Etchback),所述回蚀刻蚀去一部份的场氧化物,直到场效电晶体的源极/汲极区域局部露出,所述回蚀刻并终止于所述场氧化层之鸟嘴区域,其所暴露之源极/汲极区域面积,完全由复晶矽字语线(Wordline)之侧壁(Sidewall or Spacer)及场氧化层之鸟嘴决定,此时,在X方向对准于复晶矽之侧壁,Y方向对准于场氧化层之鸟嘴之完全自动对准(Totally Self-Aligned)电荷储存电极接触窗于焉形成;(1) 形成一层复晶矽层,所述复晶矽层预备作为堆叠式电容器的电荷储存电极(Storage Node),并与上述单向性蚀刻所暴露之源极/汲极区域作电性接触,最后,利用蚀刻技术制定所述复晶矽层图案,形成堆叠式电容器的电荷储存电极(Storage Node)。2. 如申请专利范围第1项之方法,当本发明之方法应用于电容器在位元线上方(Capacitor Over Bitline;COB)之堆叠式动态随机存取记忆体结构时,其中,申请专利范围第1-(1)项所述之电荷储存电极接触窗改为位元线接触窗;申请专利范围第1-(5)项之电荷储存电极改为同样必需覆盖住接触窗全部面积之位元线狗骨头(Dogbone ofBitline),所用材料亦可能为复晶矽以外者,如金属或金属矽化物。3. 如申请专利范围第1项之方法,其中如申请专利范围第1-(1)项所述之传统局部氧化隔离技术(ConventionalLOCOS Technology)改为改良式局部氧化隔离技术(Modified LOCOS Technology),例如,复晶矽缓冲局部氧化隔离(Poly Buffer or PBLOCOS)、复晶矽包裹局部氧化隔离(Poly Encapsulated LOCOS or PELOX)或氮化矽覆盖局部氧化隔离(Nitride Clad LOCOS or NCL)等局部氧化隔离技术。4. 如申请专利范围第1项之方法,但接触窗在X方向仅单边或完全不采自动对准字语线之制程设计(即接触窗只在某一方向自动对准于电性活动区之场氧化层之鸟嘴)。5. 如申请专利范围第1项之方法,但接触窗不限于申请专利范围第1-(1)项所提之动态随机存取记忆体之记忆元制程,此方法亦可应用于EPROM、SRAM或LOGIC等记忆元或周边电路(Peripheral Circuit)中具有类似小尺寸导体对电性活动区接触窗之需要的部份,亦即,利用局部氧化隔离技术鸟嘴对电性活动区宽度之自然偏差(Natural Bias),以适当宽度之电性活动区图案设计,定义所需尺寸(未必很小)之接触窗面积,以达到减少间隔极限(PitchLimited)部份电路布局之制程困难度或节省电路布局面积之目地。6. 如申请专利范围第1项之方法,但其中所称适当宽度之电性活动区图案设计不限于申请专利范围第1-(1)项所述之【I字型】,亦可能只用一种电性活动区之宽度来定义接触窗之宽度,如果有相邻之区域需要不同之电性活动区宽度,方才需要变化宽度如【I字型】、【半I字型】或【凹型】,同时,必要时可在适当位置加入修饰边(Serif)或突出(Feed)使投影在晶圆上之图形更符合安全布局准则(Layout Rule)之所需。图示简单说明:图1到图10为本发明所揭露之堆叠式动态随机存取记忆体之记忆元自动对准接触窗(Totally Self-AlignedContact)的制作方法的相关图示,并省略井区结构(WellStructure)与电晶体结构。其中,图5到图9是沿着图4之A |
