发明名称 Clock multiplying methods and apparatus using delay line loop circuitry
摘要
申请公布号 GB9622910(D0) 申请公布日期 1997.01.08
申请号 GB19960022910 申请日期 1996.11.04
申请人 ALTERA CORPORATION 发明人
分类号 H03K5/00 主分类号 H03K5/00
代理机构 代理人
主权项
地址
您可能感兴趣的专利