类比积体电路电源端快速保护电路

摘要

本发明系关系于一种类比积体电路电源端快速护电路﹐尤指一种鉴于传统类比积体电路电源端容易受到外界突波而损坏之缺陷下﹐即于积体电路于制出与正、负电源连接之Ｎ＋及Ｐ＋区时﹐一并于该Ｎ＋及Ｐ＋区之间的Ｐ基底位置做硼离子掺杂程序﹐而使该对应于Ｎ＋区与Ｐ＋区之间形成一掺杂Ｐ型区﹐令对应于Ｎ＋区与掺杂之Ｐ型区间构成一低逆向崩溃电压之稽纳二极体﹐并可由掺杂的浓度而改变该逆向崩溃电压﹐以适用于不同类比电路上﹐而该等制程构造﹐可将外界突波可由该稽纳二极体予以排除﹐以避免造成内部回路损坏者。

主权项

1. 一种类比积体电路电源端快速保护电路,主要在据以连接正、负电源之N+区及P+区之间的基底区域,经覆光阻及光罩步骤,实施离子植入之掺杂程序,使该N+区与P+区间形成一掺杂P型或掺杂之N型区,据以构成一跨接在两电源端上的低逆向崩溃电压之稽纳二极体,提供电源突波及静电保护者。2. 如申请专利范围第1项所述之类比积体电路电源端快速保护电路,其中该稽纳二极体的逆向崩溃电压可由离子植入掺杂之浓度高低决定者。3. 如申请专利范围第1项所述之类比积体电路电源端快速保护电路,其中该稽纳二极体的逆向崩溃电压为约高于积体电路之额定工作电压者。4. 如申请专利范围第1项所述之类比积体电路电源端快速保护电路,其中该界于掺杂P型区与N+区间之接面区域可予以加大,以提升静电吸收能力及电流容量者。5.如申请专利范围第1项所述之类比积体电路电源端快速保护电路,其中基底可为P型或N型者。6. 如申请专利范围第1项所述之类比积体电路电源端快速保护电路,其中该离子植入之掺杂程序,可采用含硼离子或磷离子,以形成掺杂P型区或N-掺杂区,并使接面位在N+区与掺杂区或界于P+区与掺杂区之间者。图示简单说明:第一图:系传统类比电路之电路图及电源端等效电路。第二图A、B、C:系本发明之电源端等效电路及结构剖面