| 主权项 |
1. 一种电极基板,其特征为:具备 具有藉具导电性之构件所形成的第1配线图型,及 位于与 该第1配线图型相同平面上,藉与第1配线图型相同 构件所 形成的第2配线图型的第1导体层,及 具有积层于上述第1配线图型之一部分,且藉具有 导体性 之构件所形成的第3配线图型。及积层于未积层有 该第3配 线图型之上述第1配线图型之其他一部分,上述第2 配线图 型,及上述第1配线图型与第2配线图型之境界领域, 藉与 上述第3配线图型相同构件所形成的第4配线图型 的第2导 体层。2. 如申请专利范围第1项所述之电极基板, 其中,上述第 1导体层系构成形成在实质上平坦之绝缘性基板上 者。3. 如申请专利范围第1项所述之电极基板,其 中,上述第 1导体层系构成形成在堆积于基板上之绝缘层上者 。4. 如申请专利范围第1项所述之电极基板,其中, 上述第 1导体层系藉由第1导电性构件所形成,上述第2导体 层系 藉由第1导电性构件不相同之第1导电性构件所形 成者。5. 如申请专利范围第1项所述之电极基板, 其中,包括配 列有复数像素电极的显示像素领域,及配设于上述 显示像 素领域周边的周边领域;至少上述第1导体层及第2 导体层 配设于上述显示像素领域者。6. 如申请专利范围 第5项所述之电极基板,其中,上述第 1导体层及上述第2导体层之至少一方,系与上述像 素电极 相同之过程所形成者。7. 如申请专利范围第6项所 述之电极基板,其中,上述第 1导体层系由与上述像素电极相同之过程所成膜之 ITO所形 成者。8. 如申请专利范围第5项所述之电极基板, 其中,上述第 1导体层及上述第2导体层之至少一方,系至少经由 开关元 件电气连接于上述像素电极者。9. 如申请专利范 围第8项所述之电极基板,其中,上述开 关元件系薄膜电晶体者。10. 如申请专利范围第1 项所述之电极基板,其中,包括 配列有复数像素电极的显示像素领域,及配设于上 述显示 像素领域周边的周边领域,至少上述第1导体层及 第2导体 层配设于上述周边领域者。11. 如申请专利范围第 1项所述之电极基板,其中,上述 第1导体层的第1及第2配线图型之配线宽,系比上述 第2导 体层的第3及第4配线图型之配线宽小者。12. 如申 请专利范围第11项所述之电极基板,其中,上述 第1导体层系藉由上述第2导体层所被覆者。13. 一 种使用于显示装置之电极基板,其特征为:具备 具有至少一个实质上平坦面的绝缘体,及 矩阵状地配列于上述绝缘体之平坦面上的复数像 素电极, 及 形成于上述绝缘体之平坦面上,具有藉具导电性之 构件所 形成的第1配线图型,及位于与该第1配线图型相同 平面上 ,藉与第1配线图型相同构件所形成的第2配线图型 的第1 导体层,及 具有积层于上述第1配线图型之一部分,且藉具有 导体性 之构件所形成的第3配线图型。及积层于未积层有 该第3配 线图型之上述第1配线图型之其他一部分,上述第2 配线图 型,及上述第1配线图型与第2配线图型之境界领域, 藉与 上述第3配线图型相同构件所形成的第4配线图型 的第2导 体层等。14. 如申请专利范围第13项所述之使用于 显示装置之电极 基板,其中,上述绝缘体系绝缘性基板者。15. 如申 请专利范围第13项所述之使用于显示装置之电极 基板,其中,上述绝缘体系堆积于基板上之绝缘层 者。16. 如申请专利范围第13项所述之使用于显示 装置之电极 基板,其中,上述第1导体层系藉由第1导电性构件所 形成 ,上述第2导体层系藉由与第1导电性构件不相同之 第2导 电性构件所形成者。17. 如申请专利范围第13项所 述之使用于显示装置之电极 基板,其中,上述第1导体层及上述第2导体层之任何 一方 的导体层系藉由与上述像素电极相同材料所形成, 而另一 方之导体层系电气连接于上述像素电极者。18. 如 申请专利范围第13项所述之使用于显示装置之电 极 基板,其中,又具备:具备分别电气连接于复数上述 像素 电极之源极的复数薄膜电晶体,及分别电气连接于 上述薄 膜电晶体之闸极的复数扫描线等。19. 如申请专利 范围第13项所述之使用于显示装置之电极 基板,其中,又具备:具备分别电气连接于复数上述 像素 电极之源极的复数薄膜电晶体,及分别电气连接于 上述薄 膜电晶体之汲极的复数信号线等。20. 一种显示装 置,其特征为:具备 具有至少一个实质上平坦面的绝缘体,及矩阵状地 配列于 上述绝缘体之平坦面上的复数像素电极,及形成于 上述绝 缘体之平坦面上,具有藉具导电性之构件所形成的 第1配 线图型,及位于与该第1配线图型相同平面上,藉与 第1配 线图型相同构件所形成的第2配线图型的第1导体 层,及具 有积层于上述第1配线图型之一部分,且藉具有导 电性之 构件所形成的第3配线图型。及积层于未积层有该 第3配线 图型之上述第1配线图型之其他一部分,上述第2配 线图型 ,及上述第1配线图型与第2配线图型之境界领域,藉 与上 述第3配线图型相同构件所形成的第4配线图型的 第2导体 层的显示装置装置用阵列基板,及 具备对向配置于上述显示装置用阵列基板之上述 像素电极 之对向电极的对向基板,及 保持在上述显示装置用阵列基板与上述对向基板 之间的光 调变层等。21. 如申请专利范围第20项所述之显示 装置,其中,上述 显示用阵列基板之绝缘体系绝缘性基板者。22. 如 申请专利范围第20项所述之显示装置,其中,上述 显示用阵列基板之绝缘体系堆积于基板上之绝缘 层者。23. 如申请专利范围第20项所述之显示装置, 其中,上述 第1导体层及上述第2导体层之任何一方的导体层 系藉由与 上述像素电极相同材料所形成,而另一方之导体层 系电气 连接于上述像素电极者。24. 如申请专利范围第20 项所述之显示装置,其中,上述 显示装置用阵列基板系又具备:具备分别电气连接 于复数 上述像素电极之源极的复数薄膜电晶体,及分别电 气连接 于上述薄膜电晶体之闸极的复数扫描线等。25. 如 申请专利范围第20项所述之显示装置,其中,上述 显示装置用阵列基板系又具备:具备分别电气连接 于复数 上述像素电极之源极的复数薄膜电晶体,及分别电 气连接 于上述薄膜电晶体之汲极的复数信号线等。26. 一 种使用于显示装置之电极基板的制造方法,其特征 为:具备 准备具有绝缘层之基板的第1过程,及 在上述绝缘层上堆积第1导电性构件的第2过程,及 将上述第1导电性构件分成复数段领域,且在每一 各段领 域图型形成之同时,藉由多重地图型形成各段领域 之境界 领域来形成第1导体层的第3过程,及 在上述绝缘层及上述第1导体层上堆积第2导电性 构件的第 4过程,及 在与上述第3过程所分成之复数段领域不相同之复 数段领 域分成上述第2导电性构件,且在每一各段领域图 型形成 之同时,藉由多重地图型形成各段领域之境界领域 来形成 第2导体层的第5过程等。27. 如申请专利范围第26 项所述之使用于显示装置之电极 的基板制造方法,其中,上述第3过程系具备:在上述 第1 导电性构件涂布光致抗蚀剂的过程,及选择性地曝 光上述 光致抗蚀剂之第1段领域的第1曝光过程,及选择性 地曝光 包括与上述光致抗蚀剂之上述第1段领域重复之重 复领域 之第2段领域的第2曝光过程,及显像上述光致抗蚀 剂的过 程,及蚀刻除去上述光致抗蚀剂之部分之上述第1 导电性 构件的过程,及除去所残留之光致抗蚀剂的过程等 。28. 如申请专利范围第27项所述之使用于显示装 置之电极 基板的制造方法,其中,上述第5过程系具备:在上述 第2 导电性构件涂布光致抗蚀剂的过程,及选择性地曝 光上述 光致抗蚀剂之第3段领域的第3曝光过程,及选择性 地曝光 包括与上述光致抗蚀剂之上述第3段领域重复之重 复领域 之第4段领域的第4曝光过程,及显像上述光致抗蚀 剂的过 程,及蚀刻除去上述光致抗蚀剂之部分之上述第2 导电性 构件的过程,及除去所残留之光致抗蚀剂的过程等 。29. 如申请专利范围第28项所述之使用于显示装 置之电极 基板的制造方法,其中,上述第3段领域与第4段领域 互相 重复的上述重复领域,系在上述第1段领域与第2段 领域互 相重复的重复领域位于平面上互相不相同的领域 者。30. 如申请专利范围第26项所述之使用于显示 装置之电极 基板的制造方法,其中,在上述第3过程及第5过程之 任何 一方之过程中,矩阵状地配列的复数像素电极同时 地图型 形成者。图示简单说明: 第1A图系表示用于说明将大型基板曝光所用之段 曝光过程 的概略平面图, 第1B图系表示藉由段曝光所形成之一电极配线之 曝光像的 平面图, 第1C图系表示随表示于第1B图之曝光像所形成之配 线图型 的平面图, 第2图系概略地表示本发明之一实施例之液晶显示 装置用 阵列基板之一部分的平面图, 第3图系概略地表示沿着第2图中之III-III线切剖之 主动 矩阵型液晶显示装置的剖面图, 第4图系概略地表示沿着第2图中之IV-IV线切剖之主 动矩 阵型液晶显示装置的剖面图, 第5图系表示用于说明本发明之一实施例的显示装 置用阵 列基板之段曝光过程的概略平面图, 第6A图至第6F图系表示用于说明表示于第2图的显 示装置 用阵列基板之制造过程的一部分概略剖面图, 第7图系表示用于说明将包括在表示于第3图之液 晶显示装 置之扫描线及补助电容线的第1导体层予以图型形 成所用 之第1段曝光过程的一部分概略平面图, 第8图系表示用于说明在表示于第7图之第1导体层 上再积 层第2导体层所用之第2段曝光过程的一部分概略 平面图, 第9图系表示用于说明将包括于表示在第4图之液 晶显示装 置之信号线的第1导体层及像素电极予以图型形成 所用之 第1段曝光过程的一部分概略平面图。 第10图系表示用于说明在表示于第9图之第1导体层 上再积 层第2导体层所用之第2段曝光过程的一部分概略 平面图, 第11图系表示用于说明在第2图的显示装置用阵列 基板之 制造过程之其他段曝光过程的一部分概略平面图, 第12图系概略地表示本发明之其他实施例之液晶 显示装置 用阵列基板之一部分的平面图, 第13图系概略表示第12图之显示像素领域之TFT的剖 面图 , 第14图系概略表示第12图之信号线驱动电路之一电 极配线 |
