| 主权项 |
1. 一种用以在基片上形成薄膜之方法,包含以下步骤:(a) 在该基片上形成一混合物,混合物包含钴和选自由铂和周期表Va族所组成之群之元素;及(b) 使该混合物和该基片反应以形成该薄膜,使得该薄膜在上升热循环期间是热安定且抗集聚化和抗层转化。2. 根据申请专利范围第1项用以形成薄膜之方法,其包括从该薄膜去除没有与该基片反应的该混合物的一部份之进一步步骤。3. 根据申请专利范围第1项用以形成薄膜之方法,其中该基片是从由非晶矽、单晶矽、多晶矽、非晶锗、单晶锗、多晶锗、非晶矽@ssX锗@ssX@ss-@ssY(amorphous Si@ssxGe@ssx@ss-@ssy),单晶矽@ssx锗@ssx@ss-@ssy(Single Crystal Si@ssXGe@ssX@ss-@ssY)和多晶矽@ssX锗@ssX@ss-@ssY(polycrystalline Si@ssXGe@ssX@ss-@ssY)组成的该群组中选出,其中@ssX和@ssY是在0和1间。4.根据申请专利范围第1项用以形成薄膜之方法,其中该基片是从由该等周期表的IIb、IIIa、IVa、Va和VIa栏组成的该群组选出的一半导体和复合半导体之一个。5. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(b)包括加热该基片和该混合物以形成该薄膜。6. 根据申请专利范围第1项用以形成薄膜之方法,其中该选择的元素是铂且该薄膜内的该铂浓度有一浓度范围从0.15%到6.5%的原子浓度。7. 根据申请专利范围第1项用以形成薄膜之方法,其中该选择的元素是铂且该薄膜内的铂浓度有一少于10%的原子浓度。8. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(a)包括形成一厚度从0毫微米到200毫微米的该混合物。9. 根据申请专利范围第1项用以形成薄膜之方法,其中该薄膜包括至少钴Y@ssX(CoY@ssX)、矽Y@ssX(SiY@ssX)和矽化钴@ssZY@ssX(CoSi@ssZY@ssX)之一的沉淀物,其中Y是氮和铂之一及@ssX和@ssZ是原子分数。10. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(a)另包含该等如下步骤:形成一钴层在该基片上;加热该钴层和该基片以形成一中间层;及植入具氮和铂之一的该中间层以形成该薄膜。11. 根据申请专利范围第10项用以形成薄膜之方法,其中该用以植入的步骤包括植入一剂量从每平方公分510@su1@su4到5X10@su1@su7的氮。12. 根据申请专利范围第11项用以形成薄膜之方法,其中该用以植入的步骤包括在一加速电压植入氮和铂之一,所以该中间层的厚度不大于该离子范围但不少于该离子范围。13. 根据申请专利范围第12项用以形成薄膜之方法,其中该用以植入的步骤包括植入氮离子和氮分子之一。14. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(a)包括形成该混合物如同一连续膜在该基片上。15. 根据申请专利范围第14项用以形成薄膜之方法,另包含在该连续膜形成后的仿造该连续膜的该步骤。16. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(a)包括形成一钴层在该基片上及植入具氮和铂之一的该钴层以形成该混合物的该等步骤。17. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(b)包括在该薄膜内形成一具一第二相的多个分散沉淀物的一多晶金属矽化物相的该步骤。18. 根据申请专利范围第17项用以形成薄膜之方法,其中该分散沉淀物包含至少该钴、铂和氮之一、一金属矽化物和一三元矽化物的金属间的复合物之一。19. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(b)包括在该薄膜内形成一具一第二相的多个分散沉淀物的多晶金属锗化物相的该步骤。20. 根据申请专利范围第19项用以形成薄膜之方法,其中该分散的沉淀物包含至少该钴、氮和铂之一、一金属锗化物和一三元锗化物的金属间的复合物之一。21. 根据申请专利范围第1项用以形成薄膜之方法,其中步骤(a)包括以汽相淀积在该基片上形成该混合物。22. 根据申请专利范围第1项用以形成薄膜之方法,其中该元素是从由铂、氮、砷和磷所组成的该群组中选出。23. 根据申请专利范围第1项用以形成薄膜之方法,其中该元素也可从由铂和氮所组成的群组中选出。24.根据申请专利范围第1项用以形成薄膜之方法,另包含如下的该等步骤:植入掺杂剂至该薄膜;及加热该薄膜以向外扩散该掺杂剂入该基片内。25. 一种用以形成具一薄膜的半导体装置之方法,该方法包含如下步骤:(a) 在一基片上形成一保护模式;(b) 掺杂该基片以形成一掺杂区;(c) 在该基片上形成一混合物,混合物包含钴和一从由铂和氮组成的该群组中选出的元素;(d) 使该混合物和该基片反应以形成该薄膜,使得该薄膜在上升热循环期间是热安定及抗集聚和抗层转化;及(e) 选择性地将没有与该基片反应的该混合物之部份从该薄膜去除。26. 根据申请专利范围第25项之方法,其中该选出的元素是铂及该薄膜内的该铂浓度有一少于10%的原子浓度。27. 根据申请专利范围第25项之方法,其中步骤(c)包括用以形成一厚度从0毫微米到200毫微米的该混合物。28. 根据申请专利范围第25项之方法,其中该薄膜包括至少钴Y@ssX(CoY@ssX)、矽Y@ssX(SiY@ssX)和矽化钴@ssZY@ssX(CoSi@ssZY@ssX)之一的多个沉淀物,其中Y是铂和氮之一及@ssX和@ssZ是原子分数。29. 根据申请专利范围第25项之方法,其中步骤(c)另包含如下之步骤:形成一钴层在该基片上;加热该钴层和该基片以形成一中间层;及植入具铂和氮之一的该中间层以形成该薄膜。30. 根据申请专利范围第29项之方法,其中该用以植入的步骤包括植入氮在一从每平方公分5X10@su1@su4到5X10@su1@su7剂量。31. 根据申请专利范围第29项之方法,其中该用以植入的步骤包括在一加速电压植入氮和铂之一,所以该中间层的厚度不大于该离子范围但不少于该离子范围减垂直离散。32. 根据申请专利范围第25项之方法,其中该基片是从由非晶矽、单晶矽、多晶矽、非晶锗、单晶锗和多晶锗组成该群组中选出。33. 一种半导体装置,包含:一基片;一配置在该基片上的钴和矽混合物层;及一配置在钴和矽的该层内之一元素,其中该元素是从由氮和铂组成的该群组中选出。34. 根据申请专利范围第33项之半导体装置,其中该基片是从由非晶矽、单晶矽、多晶矽、非晶锗、单晶锗、多晶锗、非晶矽@ssX锗@ssX@ss-@ssY(Amorphous Si@ssXGe@ssX@ss-@ssY)、单晶矽@ssX锗@ssX@ss-@ssY(SingleCrystal Si@ssXGe@ssX@ss-@ssY)和多晶矽@ssX锗@ssX@ss-@ssY(polycrystalline Si@ssXGe@ssX@ss-@ssY)组成的该群组中选出,其中@ssX和@ssY是在0和1间。35. 根据申请专利范围第33项之半导体装置,其中该选出的元素是铂及该层内的铂浓度有一少于10%的原子浓度。36. 根据申请专利范围第33项之半导体装置,其中该层有一少于200毫微米的厚度。图示简单说明:图1(a)至1(e)显示本发明的该示范方法之该等步骤,以制造一具互补金属氧化半导体多层装置的源极、汲极和闸极区域之多层互补金属氧化半导体装置;图2是在一包含铂的传导钴薄膜沉淀后,如图1(a)至1(e)所示该类型的互补金属氧化半导体装置之一横截面图;图3是本发明的示范实施例在该等源极、汲极和闸极接点藉由热退火和选择性蚀刻而形成之后的一横截面图;图4是一传统互补金属氧化半导体装置在该等源极、汲极和闸极接点藉由热退火和选择性蚀刻形成之后之一横截面图;图5是一高温退火(大于750℃)的该等效应在图4的该传统互补金属氧化半导体装置之一横截面图;图6是图5的该传统互补金属氧化半导体装置的展开图,图示由一高温退火造成的该显着的矽化物和矽等相;图7(a)和(b)是使用氮取代铂的本发明示范方法的该等步骤之一横截面图;图8是一图表展示15毫微米的纯钴在多晶矽顶端及15毫微米的钴和2原子百分比的铂在多晶矽的顶端上在原位置的电阻对比温度特性;图9是一图表展示15毫微米的钴和2原子百分比铂在单晶矽顶端上在原位置的电阻对比温度特性;图10是一图表展示在多晶矽顶端上多个钴铂薄膜退火之后的该最后表面电阻,厚度在5到35毫微米及包含0.1到6.5原子百分比铂;图11是一图表展示钴选择元素/多个多晶矽薄膜的该在原位置电阻对比温度特性,其中该选择元素可以是钯(Pd)、钌(Ru)、铑(Rh)、铂(Pt);及图12是一图表在任何高温处理之前以离子植入将具及不具附加的氮植入该二矽化钴(CoSi@ss2)的一二矽化钴/多晶 |
