| 摘要 |
<p>Es wird eine Schaltung (DHW) vorgeschlagen, die in Verbindung mit einem Prozessor (DSP) den Viterbi-Algorithmus in einem Nachrichtenempfänger, insbesondere Funkempfänger, durchführt. Dazu enthält die Schaltung (DHW) Speichermittel (IN, OUT) zum Speichern von Eingangsdaten, die der Porzessor (DSP) vorgibt, und von Ausgangsdaten, auf die der Prozessor zugreift. Weiterhin enthält die Schaltung eine Logikschaltung (LGT), die mittels logischer Verknüpfungen der Eingangsdaten die Ausgangsdaten bildet. Eingangsdaten sind alte Metriken (OLM1, OLM2), die einen Zustand betreffen. Die Ausgangsdaten sind neue Metriken (NEM1, NEM2) und Differenzwerte (D1, D2), die den nachfolgenden Zustand betreffen und als sogenannte "Soft-Decision-Werte" für eine spätere prozessorgesteuerte Berechnung dienen. Weiterhin enthält die Schaltung ein als "Prestate-Buffer" ausgeführtes Schieberegister (PRST). Die Schaltung (DHW) ist im wesentlichen aus schnellen Logikgattern aufgebaut und entlastet den Prozessor (DSP), indem sie die sogenannten "Add-Compare-Select-Operationen" innerhalb des Viterbi-Algorithmus durchführt. Eine externe Taktversorgung für die Schaltung ist nicht erforderlich. <IMAGE></p> |
