发明名称 METODO PARA ALLANAR UNA ESTRUCTURA DE CIRCUITO INTEGRADO.
摘要 SE DESCRIBE UN PROCESO DE PLANARIZACION PARA PLANARIZAR UNA ESTRUCTURA DE CIRCUITO INTEGRADO (10) USANDO UN MATERIAL DE PLANARIZACION INORGANICA DE BAJA FUSION (30) QUE CONSISTE EN DEPOSITAR UNA CAPA DE PLANARIZACION INORGANICA DE FUSION BAJA (3) TAL COMO UN CRISTAL DE OXIDO DE BORO SOBRE UNA CAPA DE MATERIAL AISLANTE (20) TAL COMO UN OXIDO DE SILICONA Y DESPUES EL GRABADO EN SECO DE LA CAPA DE PLANARIZACION INORGANICA DE BAJA FUSION (3) PARA PLANARIZAR LA ESTRUCTURA. EL METODO ELIMINA LA NECESIDAD DE LOS PASOS DE RECUBRIMIENTO, SECADO, Y CURA SEPARADOS ASOCIADOS CON LA APLICACION DE CAPAS DE PLANARIZACION DE BASE ORGANICA NORMALMENTE REALIZADAS FUERA DE UN APARATO DE VACIO. EN UNA VERSION PREFERIDA, LOS PASOS DE DEPOSICION Y DE GRABADO SE REALIZAN SIN QUITAR LA ESTRUCTURA DE CIRCUITO INTEGRADO DEL APARATO DE VACIO. PUEDE REALIZARSE UN PASO DE GRABADO ADICIONAL DESPUES DE DEPOSITAR LA CAPA AISLANTE (20) PARA ELIMINAR CUALQUIER VACIO FORMADO EN LA CAPA AISLANTE (20).
申请公布号 ES2088957(T3) 申请公布日期 1996.10.01
申请号 ES19900203417T 申请日期 1989.10.24
申请人 APPLIED MATERIALS, INC. 发明人 MARKS, JEFFREY;LAW, KAM SHING;WANG, DAVID NIN-KOU;MAYDAN, DAN
分类号 H01L21/302;H01L21/3065;H01L21/3105;H01L21/316;H01L21/768;(IPC1-7):H01L21/311;H01L21/314 主分类号 H01L21/302
代理机构 代理人
主权项
地址