DISPOSITIVO DI MEMORIA A SEMICONDUTTORE IN GRADO DI RIPARARE BIT DIFETTOSI

摘要

Un circuito di commutazione ingresso/uscita (7) viene fornito tra i blocchi I/O (30a-30i) e le piazzuole (pad) I/O (6a-6i). Il circuito di commutazione ingresso/uscita (7) include elementi fusibili (10a-10i) collegati in serie ed un elemento di commutazione (8a e 8b) per definire il percorso di collegamento dei blocchi I/O (30a-30i) e dei pad di I/O (6a-6i) in risposta ad un potenziale di ognuna delle estremità degli elementi fusibili. L'elemento di commutazione (8a e 8b) collega un blocco I/O (30a-301) ad un pad di I/O (6a-6i) in una corrispondenza biunivoca quando tutti gli elementi fusibili sono conduttivi. Quando un elemento fusibile viene scollegato, l'elemento di commutazione (8a e 8b) isola da un pad I/O un corrispondente blocco I/O difettoso e commuta il percorso di collegamento di ogni blocco I/O verso il pad corrispondente al blocco difettoso I/O. In un dispositivo di memoria a semiconduttore avente un bit di controllo dell'errore, può essere migliorato il prodotto industriale di un dispositivo di memoria a semiconduttore isolando un blocco I/O difettoso che non può essere riparato tramite uno schema circuitale ridondante normale e facendo funzionare lo stesso come un dispositivo di memoria a semiconduttore senza un bit di controllo dell'errore.