发明名称 | 半导体存储装置及其制造方法 | ||
摘要 | 本发明旨在提供一种半导体存储装置及其制造方法。本发明的有效地址数据确定器1具有与芯片固有的内部地址对应的非易失性电路特性或配线,输出有效地址数据。伪数据发生电路2产生伪数据。有效数据区域检测电路3将有效地址数据与内部地址进行比较,如果是有效地址区域,就生成信号REAL。输出选择电路4根据信号REAL决定把伪数据从输出选择电路4输出,还是将从读出放大器输入的自己的单元数据进行输出。 | ||
申请公布号 | CN1131324A | 申请公布日期 | 1996.09.18 |
申请号 | CN95118497.0 | 申请日期 | 1995.10.13 |
申请人 | 株式会社东芝 | 发明人 | 望月义夫;加藤秀夫;杉浦伸竹 |
分类号 | G11C11/40;H01L27/10 | 主分类号 | G11C11/40 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 范本国 |
主权项 | 1.一种半导体存储装置,其特征在于:具有配置成矩阵状的多个存储单元、上述存储单元的栅极连接的多条字线、上述存储单元的阵列连接的多条位线、向上述字线供给电压的装置、具有在进行读出动作时将从上述多个存储单元中读出的指定的存储单元在内部读出的结构的位线选择装置、检测由上述位线选择装置选择的指定的位线的电位并读出通过从上述多个存储单元中读出的存储单元的电流的读出放大器、输入上述读出放大器的输出的输出电路、具有与芯片固有的内部地址对应的非易失性电路特性或配线并在工作电源供给状态下输出有效地址数据的有效地址数据确定部、将该有效地址数据与上述内部地址进行比较并当是有效地址区域时生成决定是否向外部输出自己的单元数据的信号的有效数据区域检测电路、当上述内部地址是伪数据区域时发生伪数据的伪数据发生电路和切换上述伪数据及上述单元数据的输出选择电路。 | ||
地址 | 日本神奈川 |