发明名称 |
Circuit for Clock Signal Extraction from a High Speed Data Stream |
摘要 |
|
申请公布号 |
CA2171690(A1) |
申请公布日期 |
1996.09.15 |
申请号 |
CA19962171690 |
申请日期 |
1996.03.13 |
申请人 |
CSELT - CENTRO STUDI E LABORATORI TELECOMUNICAZIONI S.P.A. |
发明人 |
BURZIO, MARCO |
分类号 |
H03K19/0175;H03D13/00;H03L7/085;H03L7/087;H03L7/089;H03L7/113;H03L7/14;H04L7/033;(IPC1-7):H04L7/033 |
主分类号 |
H03K19/0175 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|