发明名称 积体电路之藕合型电容器的制造方法
摘要 本发明是关于拭除式可程式唯读记忆体(Erasable Programmable Read Only Memery;EPROM)积体电路之藕合电容器(Coupling Capacitor)的制造方法。藉着化学机械式磨光技术(Chemical Mecdhanical Polighing;CMP)对【复晶矽】进行磨光处理,本发明揭露了一种凹沟型藕合电容器(Trench-Like Coupling Capacitor)的形成方法,可以在不需要很薄的复晶矽间介电层(Inter Polysilicon Dielectric)的情况下,得到具有高电容之电容器,因此能应用在深次微米拭除式可程式唯读记忆体(Deep-Submicron EPROM)的制造。
申请公布号 TW284896 申请公布日期 1996.09.01
申请号 TW085101541 申请日期 1996.02.07
申请人 台湾积体电路制造股份有限公司 发明人 李进源;梁孟松
分类号 H01L21/302;H01L27/115 主分类号 H01L21/302
代理机构 代理人 陈惠蓉 台北巿松德路一七一号二楼
主权项 1. 一种【N通道金氧半场效电晶体】的制造方法, 其制程 步骤如下: 在P型矽半导体基板上(Silicon Semiconductor Substrate)形成隔离电性活动区(Active Area)所需的【 场氧化层】(Field Oxide)作为隔离电性元件之用; 沈积一层【第一介电层】并利用微影技术与电浆 蚀刻技术 蚀去所述【第一介电层】以形成【第一凹沟】( First Trench)并进行必要的【临界电压调整之离子布植】 ( Threshold Voltage Adjust Implantation); 形成闸氧化层(Gate Oxide); 沈积一层【薄的第一复晶矽层】,所述【薄的第一 复晶矽 层】没有填满所述【第一凹沟】而形成【第二凹 沟】,并 且,所述【第二凹沟】之宽度比【第一凹沟】窄, 然后, 进行必要的【碰透之离子布植】(Anti-Punch-Through Implantation); 沈积一层的复晶矽间介电层(Inter Polysilicon Dielectric); 沈积一层【第二复晶矽层】,所述【第二复晶矽层 】填满 所述【第二凹沟】; 利用化学机械式磨光技术(Chemical Mechanical Polishing; CMP)对所述【第二复晶矽层】、【复晶矽 间 介电层】与【第一复晶矽层】进行磨光处理,以去 除【第 一介电层】表面之【第二复晶矽层】、【复晶矽 间介电层 】与【第一复晶矽层】,而在所述【第一凹沟】内 则保留 有【第二复晶矽层】、【复晶矽间介电层】与【 第一复晶 矽层】; 去除所述【第一介电层】以露出所述【第一凹沟 】内之【 第二复晶矽层】、【复晶矽间介电层】与【第一 复晶矽层 】,所述【第一凹沟】内之【第二复晶矽层】、【 复晶矽 间介电层】与【第一复晶矽层】构成了凹沟型藕 合电容器 (Trench-Like Coupling Capacitor); 形成【N@su-淡掺杂源极/汲极】,再沈积一层第二介 电 层(Second Dielectric),并利用蚀刻技术对所述【第二 介电层】进行单向性的回蚀刻,以在所述【凹沟型 藕合电 容器】的旁侧形成【第二介电层侧壁子】(Second Dielectric Spacer); 形成N@su+浓掺杂源极/汲极。图示简单说明: 图1至图9是本发明之实施例的制程剖面示意图( Process
地址 新竹科学工业园区园区三路一二一号