行程码的解码电路

摘要

在本发明中，在把存储在第1扫描变换用RAM中的全部数据字进行初始化，预置成“0”之后，根据零行程数据字，仅把带符号层次数据字写入到由第1扫描变换用RAM中的锯齿形扫描地址所指定的位置“0”上，并且，在仅把下一个块的非零成分写入到第2扫描变换用RAM内的期间，对存储在第1扫描变换器用RAM中的1个块进行读出和初始状态预置。这样，能实现实时地与高频象素时钟信号相对应的高效率行程解码。

主权项

1.一种行程码的解码电路，其特征在于：上述电路是对经过行程编码的数据流进行解码的电路，该数据流具有多个数据集，数据集由表示比各个非零成分先行的零成分个数的零行程数据字、和表示上述非零成分值的层次数据字构成，上述解码电路内具有以下装置：对上述数据流中的零行程数据字和对应的层次数据字各1个进行锁存的装置、为了扫描变换，把一连串的数据字分别存储在规定位置上所用的存储装置、把存储在上述存储装置内的数据字全部预置成零数据字所用的初始状态预置装置、为了根据上述被锁存的零行程数据字来向上述存储装置中的1个零数据字上进行写入，把上述被锁存的层次数据字写入到上述存储装置内所用的写入装置，以及对存储在上述存储装置内的数据字依次进行读出所用的读出装置。