发明名称 Integrated circuit layout
摘要
申请公布号 AU4866596(A) 申请公布日期 1996.08.27
申请号 AU19960048665 申请日期 1996.02.07
申请人 SILICON VALLEY RESEARCH, INC. 发明人 CHENG-LIANG DING;JIABI J ZHU
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址