发明名称 |
具有增强的聚焦裕度的半导体集成电路器件制造方法 |
摘要 |
一种制造半导体集成电路器件的方法,包括:将半导体衬底的第二表面部分做成凹槽;在其第一表面部分处制作第一电路区元件,而在第二表面部分处制作第二电路区元件,第一电路区和第二电路区的元件在垂直于半导体衬底表面部分的方向上具有相对小和大的尺寸;制作一隔离膜以覆盖第一和第二电路区,使隔离膜的第一和第二部分间产生高程差;将隔离膜化学机械整平以抑制其高程差;以及在提高了聚焦裕度的情况下,在隔离膜上制作布线导体。 |
申请公布号 |
CN1129356A |
申请公布日期 |
1996.08.21 |
申请号 |
CN95115539.3 |
申请日期 |
1995.08.10 |
申请人 |
株式会社日立制作所 |
发明人 |
大鸟浩;梶谷一彦;宫沢一幸;久保征治;小池淳义;金井史幸 |
分类号 |
H01L21/82;H01L21/8242 |
主分类号 |
H01L21/82 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种半导体集成电路器件的制造方法,该器体在半导体衬底的第一和第二表面部分处提供有第一和第二电路区,上述的第一和第二电路区分别能够执行第一和第二功能,且包含在垂直于半导体衬底上述表面部分的方向上通常测量时分别具有相对小和相对大的尺寸的元件、覆盖上述第一和第二电路区的隔离膜以及提供在上述隔离膜上的布线导体,此方法的特征是下列步骤:制备一个带有第一和第二表面部分的半导体衬底;将上述半导体衬底的第二表面部分做成凹槽;在上述半导体衬底的第一表面部分处制作第一电路区的元件,而在上述衬底的上述凹下的第二表面部分处制作第二电路区的元件;制作一隔离膜以覆盖上述第一和第二电路区分别在上述第一和第一电路区上的上述隔离膜的第一和第二部分之间引起一个高程差,上述隔离膜的上述第二部分的高程比上述隔离膜的上述第一部分高;为了提高后续光刻步骤的聚焦裕度,对上述隔离膜进行化学机械整平以抑制上述隔离膜中的上述高程差;以及在具有上述提高了的聚焦裕度的情况下,在上述带有上述被抑制了的高程差的上述隔离膜上至少制作一个布线导体。 |
地址 |
日本东京 |