发明名称 |
Method and circuit arrangement for flicker reduction in a video signal processing device |
摘要 |
Bei einer Flimmerreduktion für Geräte zur Videosignalverarbeitung wird eine Auftrennung in Höhen- und Tiefensignalanteilen durchgeführt. Zur Verdopplung der Halbbildrate werden Zwischenbilder mittels Mediantechniken erzeugt. Hierzu wird der Bildinhalt der eingangsseitigen Halbbilder durch die Anwendung eines Bewegungsvektorfeldes auf die Bewegungsphase eines ausgangsseitig zu erzeugenden Halbbilds umgesetzt. Außerdem werden Aufdeckungsbereiche im zu erzeugenden Halbbild berücksichtigt. Es wird eine Flimmerbefreiung mit bewegungsrichtiger Darstellung erreicht, die auch bei fehlerhaften Bewegungsvektoren eine hohe Wiedergabequalität erzeugt. <IMAGE>
|
申请公布号 |
EP0727904(A2) |
申请公布日期 |
1996.08.21 |
申请号 |
EP19960101610 |
申请日期 |
1996.02.05 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
BLUME, HOLGER;JOSTSCHULTE, KLAUS |
分类号 |
H04N5/44;(IPC1-7):H04N5/44 |
主分类号 |
H04N5/44 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|