| 主权项 |
1. 一种用以提供取样率转换的数据转换器,其包含:一个用以接收时钟信号(亦即CKOS,CKL1,CPD或CPI)的第1转换器,一个除频时钟信号(CKM1,CKL1,CKL2,CPDM2或CPIL3),以及以第1取样率取得的第1数位信号取样,此第1转换器(720,84或78)将第1数位信号取样转换成以第2取样率工作的第2数位信号取样,第1取样率与第2取样率之比値是为第1转换率因子;以及一个第1可程式规画计数器(24,74,76,351,357),此计数器用以接收时钟信号(CKOS,CKL1,CPD或CPI),同时进行时钟信号的除频以产生除频时钟信号(CKM1,CKL1,CKL2,CPL2,CPDM2或CPIL3),第1可程式规画计数器(24,74,76,351,357)可经由选择性的规画以确定第1转换率因子。2. 如申请专利范围第1项中的数据转换器,其中的第1取样率大于第2取样率,如此所产生的取样率转换即为减样。3. 如申请专利范围第1项中的数据转换器,其中的第1取样率低于第2取样率,如此所产生的取样率转换即为内插。4. 如申请专利范围第1项中的数据转换器,亦包括:一个用以接收除频时钟信号的第2转换器(352,78或84),一个除频时钟信号,以及以第2取样率取得的第2数位信号取样,该第2转换器(352,78及84)用以将第2数位信号取样转换成以3取样率取得的第3数位信号取样,第2取样率与第3取样率的比値为第2转换率因子;以及一个第2可程式规画计数器(351,76,357),此计数器用以接收除频时钟信号并对此除频时钟信号进行再除频以产生一个再除频时钟信号,第2可程式规画计数器(351,76,357)可透过程式规画选择性地决定第2转换率因子。5. 如申请专利范围第4项中的数据转换器,其中的第3取样率大于第2取样率,如此所形成的取样率转换即为减样。6. 如申请专利范围第4项中的数据转换器,其中的第3取样率低于第2取样率,如此所形成的取样率转换即为减样。7. 如申请专利范围第4项中的数据转换器,亦包含:一个数位处理器(50),上述第1或第2转换器(352或356)存在此数位处理器(50)中,信号转换各级中至少有一级可在此数位处理器中完成。8. 如申请专利范围第7项中的数据转换器,其中在数位处理器中完成的取样率转换是内插处理。9. 如申请专利范围第7项中的数据转换器,其中在数位处理器中完成的取样率转换是减样处理。10. 如申请专利范围第7项中的数据转换器,亦包含:一个暂存器(44或64),此暂存器置于第1及第2转换器之间,此暂存器(44或64)用以接收以第2取样率取样的第2数位取样信号并且暂时储存第2数位取样,其中并引入一个缓冲器并置于第1及第2转换器之间。11. 如申请专利范围第10项中的数据转换器,其中的暂存器(44或64)是一个先进先出暂存器。12. 一种用以提供取样率转换的数据转换器,包括:一个用以接收第1时钟信号(CKOS)的第1转换器(720),一个第1除频时钟信号(CKM1),以及以第1取样率取得的第1数位信号取样,第1转换器(720)将第1数位信号取样转换成以第2取样率取得的第2数位信号取样,第1取样率与第2取样率的比値为第1减样因子;一个第1可程式规画计数器(24),此计数器用以接收第1时钟信号(CKOS)同时用以对第1时钟信号除频以便能够产生第1除频时钟信号(CKM1),第1可程式规画计数器藉由程式规画可选择性地决定第1减样因子;一个数位处理器(50),数位处理包括:一个第2转换器(352)用以接数一个第2时钟信号,一个第2除频时钟信号,以及以第2数位取样率取得的第2数位取样,第2转换器将第2数位信号取样转换成以第3取样率取得的第3数位信号取样,第2取样率与第3取样率的比値为第2减样因子;一个第2可程式规画计数器(351),第2可程式规画计数器用以接收第2时钟信号(CPD)以及用以对第2时钟信号(CPD)作处频以产生第2除频时钟信号(CPDM2),第2可程式规画计数器可藉由程式规画选择性的决定第2减样因子;一个第3转换器(356)用以接收第3时钟信号(CPI),第3除频时钟信号(CPIL3),以及以第4取样率取得的第4数位信号,第3转换器(356)用以将第4数位信号取样转换成以第5取样率取得的第5数位信号取样,第4取样率与第5取样率的比値为一个第1内插因子;一个第3可程式规画计数器(357),此计数器(357)用以接收第3时钟信号(CPI)以及用以将第3时钟信号(CPI)除频而产生的第3除频时钟信号(CPIL3),第3可程式规画计数器(357)透过程式规画可选择地决定第1内插比;以及一个第4转换器(78),用以接收第4时钟信号(CKL1),第4除频时钟信号(CKL2),以及以第5取样率取得的第5数位信号取样,第4转换器(78)将第5数位信号取样转换成以第6取样率取得的第6数位信号取样,第5取样率与第6取样率的比値为第2内插因子;以及一个第4可程式规画计数器(76),此计数器用以接收第4时钟信号(CKL1)以及将第4时钟信号(CKL1)除频以取得第4除频时钟信号(CKL2),此计数器可透过程式规画以便选择性地确定第2内插比値。13. 如申请专利范围第12中的数据转换器,亦包括:一个暂存器(44),此暂存器置于第1(720)及第2(352)转换器之间,暂存器(44)用以接收以第2取样率取得的第2数位信号取样,此功能的实现是引入一个缓冲器,将其置于第1及第2转换器之间。14. 如申请专利范围第13项中的数据转换器,其中的暂存器(44)是一个先进先出暂存器。15. 如申请专利范围第12项中的数据转换器,亦包括:一个暂存器(64),其置于第3(356)及第4(78)转换器之间,此暂存器(64)用以接收以第4取样率取得的第4数位信号取样,并且暂时储存第4数位信号取样,其功能之实现系引入一个缓冲器在第3及第4转换器之间。16. 如申请专利范围第15项中的数据转换器,其中的暂存器(64)是一个先进先出暂存器。17. 如申请专利范围第12项中的数据转换器,亦包括:一个第1暂存器(44),其被置于第1(720)及第2(352)转换器之间,此暂存器(44)用以接收以第2取样率取得的第2数位信号取样,并且暂时储存此第2数位信号取样;以及一个第2暂存器(64),其置于第3(356)及第4(78)转换器之间,第2暂存器(64)用以接收以第4取样率取得的第4数位信号取样,并且暂时储存此第4数位信号取样,此功能之实现系引入一个第1缓冲器于第1及第2转换器之间,以及引入一个第2缓冲器于第3及第4转换器之间。18. 如申请专利范围第17项中的数据转换器,第1暂存器(44)及第2暂存器(64)其中之一是先进先出暂存器。19. 一种操作数据转换器的方法,此转换器接收一个时钟信号以及一个除频时钟信号,此数据转换器能够接收以第1取样频率取得的第1数位信号取样,并且能将此第1数位信号取样转换成以第2取样率取得的第2数位信号取样,第1取样率与第2取样率的比値为转换率因子,此方法包含下列步骤:令数据转换器工作在第1转换率因子之下;并且藉由改变除频时钟信号之频率,将转换率因子改变为第2转换率因子,以改变第1取样率与第2取样率的比値。20. 如申请专利范围第19项操作数据转换器的方法中,亦包括改变时钟信号频率的步骤,藉此将使得转换率因子之改变与时钟信号频率之改变共同完成改变第2取样率的工作。图示简单说明:图1显示了本发明中,数据转换器的方块图。图2乃根据图1中的转换器,显示了部份功能的方块图;图3是一个梳形三次减样滤波器的电路图,其具有的可程式规画减样取样率可产生一个可变的减样因子;且图4是一个梳形三次内插滤波器的电路图,其具有的可程 |
