发明名称 半导体晶片之不良解析装置及不良解析方法
摘要 本发明之目的是提供一种可以提高核对之精确度藉以提高推定精确度之半导体晶片之不良解析装置及不良解析分法。本发明之构成是根据来自缺陷检查装置3之半导体晶片表面之异物,缺陷等之物理性检查结果,将包含有缺陷位置座标之资料记忆在记忆装置10。将根据来自测试器6之不良位元资料之物理性位置座标资料记忆在记忆装置13。根据不良位元资料资,利用追加不良区域推定装置14用来制成表示追加不良区域之资料然后将其记忆在记忆装置15。校对装置16将被记忆在记忆装置15之不良模态别限定条件资料附加到被记忆在记忆装置13之物理性位置座标资料,用来制成附加后之补正物理性位置座标资料,藉以进行该补正物理性位置座标资料和被记忆在记忆装置10之缺陷位置座标资料之校对。根据该校对结果进行不良解析。
申请公布号 TW283238 申请公布日期 1996.08.11
申请号 TW084110271 申请日期 1995.10.02
申请人 三菱电机股份有限公司;菱电半导体系统工程股份有限公司 发明人 小山彻;太田文人;古田正昭;向川泰和;益子洋治;筒井俊和
分类号 G11C16/06 主分类号 G11C16/06
代理机构 代理人 赖经臣 台北巿南京东路三段三四六号白宫企业大楼一一一二室
主权项 1. 一种半导体晶片之不良解析装置,具备有:追加不良区域推定装置,利用在具有多个工程之制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来获得不良位元资料,根据不良位元资料制成用以表示追加不良区域之不良模态别限定条件资料;和校对装置,用来接受包含有上述制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果所获得之缺陷位置座标之缺陷位置座标资料,和用以表示根据上述不良位元资之不良位置之物理位置座标资料,及上述之不良模态别限定条件资料,然后将上述接受到之不良模态别限定条件资料附加到上述接受到之物理性位置座标资料,用以制成附加后之补正物理性位置座标资料,藉以对该补正物理性位置座标资料和上述接受到之缺陷位置座标资料进行校对。2. 一种半导体晶片之不良解析装置,具备有:第1记忆装置,根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来接受包含有缺陷位置座标之资料,将该资料当作缺陷位置座标资料的进行记忆;第2记忆装置,根据在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来接受不良位元资料,藉以记忆表示用以表示根据该不良位元资料之不良位置之物理性位置座标资料;追加不良区域推定装置,根据上述接受到之不良位元资料,用来制成表示追加不良区域之不良模态别限定条件资料;第3记忆装置,用来记忆来自该追加不良区域推定装置之不良模态别限定条件资料;和校对装置,用来接受被记忆在上述第1记忆装置之上述缺陷位置座标资料和被记忆在上述第2记忆装置之上述物理性位置座标资料及被记忆在上述第3记忆装置之上述不良模态别限定条件资料,然后将上述接受到之不良模态别限定条件资料附加到上述接受到之物理性位置座标资料,用以制成附加后之补正物理性位置座标资料,藉以对该补正物理性位置座标资料和上述接受到之缺陷位置座标资料进行校对。3. 一种半导体晶片之不良解析装置,具备有:缺陷个数算出装置,利用在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物检查结果,用来获得缺陷位置座标,根据包含有缺陷位置座标之资算出每一个指定单位之缺陷个数,将其当作指定单位缺陷个数资料的进行输出;不良数算出装置,利用在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来获得不良位元资料,根据不良位元资料算出每一指定单位之不良数,藉以输出指定单位不良数资料;和相关系数算出装置,用来接受上述之指定单位缺陷个数资料和上述之指定单位不良数资料藉以进行该两资料之校对,经由演算处理用来算出两资料间之相关系数。4.一种半导体晶片之不良解析装置,具备有:缺陷个数算出装置,根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来接受包含有缺陷位置座标之资料,根据包含有该缺陷位置座标之资料,算出每一个指定单位之缺陷个数,将其当作指定单位缺陷个数资料的进行输出;第5记忆装置,用来记忆来自该缺陷个数算出装置之上述指定单位缺陷个数资料;不良数算出装置,根据在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来接受不良位元资料,根据上述之不良位元资料算出每一个指定单位之不良数,藉以输出指定单位不良数资料;第6记忆装置,用来记忆来自该不良数算出装置之上述指定单位不良数资料;和相关系数算出装置,用来接受被记忆在上述第5记忆装置之上述指定单位缺陷个数资料和被记忆在上述第6记忆装置之上述指定单位不良数资料,藉以进行该两资料之校对,经由演算处理用来算出两资料间之相关系数。5.一种半导体晶片之不良解析装置,具备有:大小别缺陷个数算出装置,利用在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来获得缺陷位置座标和缺陷大小,根据包含有缺陷位置座标和缺陷大小之资料用来算出每一个指定单位之异物,缺陷等之大小别之缺陷个数,将其当作指定单大小别缺陷个数资料的进行输出;不良数算装置,利用在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来获得不良位元资料,根据不良位元资料算出每一个指定单位之不良,藉以输出指定单不良数资料;和相关系数算出装置,用来接受上述之指定单位大小别缺陷个数资料和上述之指定单位不良数资料,藉以进行该两资料之校对,经由演算处理用来算出两资料间之相关系数。6. 一种半导体晶片之不良解析装置,具备有:大小别缺陷个数算出装置,根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来接受包含有缺陷位置座标和缺陷大小之资料,根据包含有该缺陷位置座标和缺陷大小之资料,算出每一个指定单位之异物,缺陷等之大小别之缺陷个数,将其当作指定单位大小别缺陷个数资料的进行输出;第8记忆装置,用来记忆来自该大小别缺陷个数算出装置之上述指定单位大小别缺陷个数资料;不良数算出装置,根据在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来接受不良位元资料,根据上述之不良位元资料用来算出每一个指定单位定单位之不良数,藉以输出指定单位不良数资料;第6记忆装置,用来记忆来算该不良数算出装置之上述指定单位不良数资料;和相关系数算出装置,用来接受被记忆在上述第8记忆装置之上述指定单位大小别缺陷个数资料和被记忆在上述第6记忆装置之上述指定单位不良数资料,藉以进行该两资料之校对,经由演算处理用来算出两资料间之相关系数。7. 一种半导体晶片之不良解析装置,具备有:类别缺陷个数算出装置,根据在有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来获得缺陷位置座标和缺陷形状之类别,根据包含有缺陷位置座标和缺陷形状之类别之资料用来算出每一个指定单位之异物,缺陷等之类别之缺陷个数,将其当作指定单位类别缺陷个数资料的进行输出;不良数算装置,利用在上述制造线制造之半导体晶片之各个小片之记忆器单元电特性测试结果,用来获得不良位元资料,根据不良位元资料算出每一个指定单位之不良数,藉以输出指定单位不良数资料;和相关系数算出装置,用来接受上述之指定单位类别缺陷个数资料和上述之指定单位不良数资料,藉以进行该两资料之校对,经由演算处理用来算出两资料间之相关系数。8. 一种半导体晶片之不良解析装置,具备有:类别缺陷个数算出装置,根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来接受包含有缺陷位置座标和缺陷形状之类别之资料,根据包含有该缺陷位置座标和类别之资料,算出每一个一个指定单位之异物,缺陷等之类别之缺陷个数,将其当作指定单位类别缺陷个数资料的进行输出;第9记忆装置,用来记忆来自该类别缺陷数算出装置之上述指定单位类别缺陷个数资料;不良数算出装置,根据在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来接受不良位元资料,根据上述之不良位元资料用来算出每一个指定单位之不良数,藉以输出指定单位不良数资料;第6记忆装置,用来记忆来自该不良数算出装置之上述指定单位不良数资料;和相关系数算出装置,用来接受被记忆在上述第9记忆装置之上述指定单位类别缺陷个数资料和被记忆在上述第6记忆装置之上述指定单位不良数资料,藉以进行两资料之校对,经由演算处理用来算出两资料间之相关系数。9. 一种半导体晶片之不良解析方法,所具备之步骤包含有:根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来取入包含有缺陷位置座标之资料;根据在具有多个工程之制造线制造之半导体晶片之各个小片之记忆器单元单元之电特性测试结果,用来取入不良位元资料;根据该不良位元资料,制成用以表示不良位置之物理性座标资料;根据上述之不良位元资料,制成用以表示追加不良区域之不良模态别限定条件资料;和在上述之物理性位置座标资料附加上述之不良模态别限定条件资料,用来制成附加后之补正物理性位置座标资料,藉以对补正物理性位置座标资料和上述之缺陷位置座标资料进行校对。10. 一种半导体晶片之不良解析方法,所具备之步骤包含有:根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来取入包含有缺陷位置座标之资料;根据包含有该缺陷位置座标之资料算出每一个指定单位之缺陷个数,藉以获得指定单位缺陷个数资料;根据在具有多个工程之制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,用来取入不良位元资料;根据上述之不良位元资料算出每一个指定单位之不良数,藉以获得指定单位不良数资料;和进行上述之指定单位缺陷个数资料和上述之指定单位不良数资料之校对,藉以算出两资料料间之相关系数。11. 一种半导体晶片之不良解析方法,所具备之步骤包含有:根据在具有多个工程之制造线之各个工程之半导体晶片面之异物,缺陷等之物理性检查结果,用来取入包含有缺陷位置座标和缺陷大小之资料;根据包含有该缺陷位置座标和缺陷大小资料,算出每一个指定单位之异物,缺陷等之大小别之缺陷个数,藉以获得指定单位大小别缺陷个数资料;根据在上述制造线制造之半导体晶片各个小片之记忆器单元之电特性测试结果,取入不良位元资料;根据上述之不良位元资料算出每一个指定单位之不良数,藉以获得指定单位不良数资料;和进行上述指定单位大小别缺陷个数资料和上述之指定单位不良数资料之校对,藉以算出两资料间之相关系数。12. 一种半导体晶片之不良解析分法,所具备之步骤包含有:根据在具有多个工程之制造线之各个工程之半导体晶片表面之异物,缺陷等之物理性检查结果,用来取入包含缺陷位置座标和缺陷形状之类别之资料;根据包含有该缺陷位置座标和类别之资料,算出每一个指定单位之异物,缺陷等之类别之缺陷个数,藉以获得指定单位类别缺陷个数资料;根据在上述制造线制造之半导体晶片之各个小片之记忆器单元之电特性测试结果,取入不良位元资料;根据在上述之不良位元资料算出每一个指定单之不良数,藉以获得指定单位不良数资料;和进行上述之指定单位类别缺陷个数资料和上述之指定单位不良数资料之校对,藉以算出两资料间之相关系数。图示简单说明:图1是方块图,用来表示本发明之实施例1。图2表示本发明之实施1之FBM资料和缺陷位置座标资料之校对区域。图3用来说明本发明之实施例1之追加不良区域。图4表示从本发明之实施例1统计处理装置18输出之一实例。图5是流程图,用来表示本发明之实施例1之解析装置19之处理步骤。图6是流程图,用来表示本发明之实施例2。图7是概略图,用来说明利用本发明之实施例2之相关依数算出装置24之相关系数之算出方法。图8表示从本发明之实施例2之统计处理装置26输出之一实例。图9是流程图,用来表示本发明之实施例2之解析装置27之处理步骤。图10是模式图,用来说明利用本发明之实施例2相关系数算出装置24之相关系数之算出方法。图11是方块图,用来表示本发明之实施例3。图12是流程图,用来表示本发明之实施例3之解析装置30之处理步骤。图13是模式图,用来说明利用本发明之实施例3之相关系数算出装置24之相关系数之算出方法。图14是方块图,用来表示本发明之实施例4。图15是流程图,用来表示本发明之实施例4之解析装置33
地址 日本