| 主权项 |
1.一种静态随机存取记忆体元件,至少包括:复数个位元线;复数个字元线;一阵列的记忆胞,每个记忆胞都有一耦合到相对应的位元线对和字元线之双稳电路,且每个记忆胞都可储存一二进位位元的讯息,该讯息有两个稳定的数据状态;第一装置,响应于一对控制讯号,用以在正常操作模态时预充电该些位元线,在正常操作模态时只有一条该些字元线被选择到,且用以在崩应测试模态的数据写入操作时选择性地供给电流给被选择到的该些位元线,在崩应测试模态的数据写入操作时同时有一适当个数的该些字元线被选择到;以及第二装置,响应于该对控制讯号,用以在崩应测试模态的数据写入操作时选择性地提供电流给被该些字元线与该第一装置选择到的该些记忆胞。2.如申请专利范围第1项所述之记忆体元件,其中该些控制讯号在正常操作模态时具有同相的相位且于崩应测试模态的写入操作时是互补的。3.如申请专利范围第1项所述之记忆体元件,其中该双稳电路是由CMOS电路所构成。4.如申请专利范围第1项所述之记忆体元件,其中该双稳电路包括一对用以分别储存相反电压状态的数据状态之储存电晶体;一对存取电晶体,用以于对应的字元线被选择到时,分别将对应的位元线对耦合至该些储存电晶体;以及负载元件,用以补偿由该些储存电晶体和存取电晶体造成的损漏。5.如申请专利范围第4项所述之记忆体元件,其中该第二装置包括一电流源线和两个MOS电晶体,该些MOS电晶体各别具有从该电流源线耦合到该些储存电晶体的电流通路,且该些MOS电晶体的开与关系各别响应于该些控制讯号。图式简单说明:第一图绘示图是传统的SRAM元件线路图。第二图绘示图是典型的相对于位元线预充电电路的SRAM胞线路图。第三图绘示图是依照本发明实施例的SRAM元件线路图。第四图绘示图是依照本发明实施例样本的相对于位元线预充电电路和崩应电流源电路的SRAM胞线路图。 |
