| 主权项 |
1.一种SRAM细胞,包含;一半导体基体;第一及第二驱动电晶体,在该半导体基体具有彼此平行之第一及第二闸电极;第一及第二转移电晶体,共用位于该第一闸电极及该第二闸电极间之一第三闸电极,其中该第一及第二转移电晶体分别和该第一及第二驱动电晶体串联;以及一字元线,经过该第一转移电晶体及该第二转移电晶体间,其中该字元线和该第三闸电极电连接及该第一及第二闸电极交叉。2.根据申请专利范围第1项之SRAM细胞,其中和该字元线垂直方向之长度少于该字元线方向长度。3.根据申请专利范围第1项之SRAM细胞,另外包含一对位元线和该第一及第二闸电极平行,其中该对位元线分别和面向由该第一转移电晶体及该第一驱动电晶体共用之第一节点接面之该第一转移电晶体一汲极区域,及面向该第二转移电晶体及该第二驱动电晶体共用之第二节点接面之第二转移电晶体一汲极区域电连接。4.根据申请专利范围第3项之SRAM细胞,其中该位元线短于该字元线。5.根据申请专利范围第1项之SRAM细胞,其中该第一及第二转移电晶体通道长方向相对于该第一及第二驱动电晶体通道长方向为20-70。6.根据申请专利范围第1项之SRAM细胞,其中该字元线经过该第一驱动电晶体通道区域及该第二驱动电晶体通道区域。7.根据申请专利范围第1项之SRAM细胞,另外包含一对接地线和个别之第一及第二驱动电晶体源极区域电连接,其中该对接地线和该对位元线平行。8.根据申请专利范围第7项之SRAM细胞,其中该对位元线在该对接地线间。9.根据申请专利范围第7项之SRAM细胞,另外包含一对电力线分别经由第一及第二负载装置和该第一及第二节点接面连接,其中该对电力线在该接地线以下及和之平行。10.根据申请专利范围第9项之SRAM细胞,其中该第一及第二负载装置为电阻器或薄膜电晶体。11.根据申请专利范围第9项之SRAM细胞,其中该第一及第二负载装置分别经过该第一及第二转移电晶体之通道区域。12.根据申请专利范围第3项之SRAM细胞,另外包含一对电力线分别经由第一及第二负载装置和该第一及第二节点接面连接。13.根据申请专利范围第13项之SRAM细胞,其中该对电力线和该对位元线平行。14.根据申请专利范围第12项之SRAM细胞,其中该第一及第二负载装置为电阻器或薄膜电晶体。15.根据申请专利范围第12项之SRAM细胞,其中该第一及第二负载装置分别经过该第一及第二转移电晶体通道区域。16.一种SRAM细胞,包含:一半导体基体;第一及第二驱动电晶体,在该半导体基体具有彼此平行之第一及第二闸电极;第一及第二转移电晶体,共用位于该第一闸电极及该第二闸电极间之一第三闸电极,其中该第一及第二转移电晶体分别和该第一及第二驱动电晶体串联;一对电力线,分别经过该第一驱动电晶体源极区域及该第二驱动电晶体源极区域,其中该对电力线和该第一及第二闸电极平行;一对负载装置和各电力线之一终端连接,其中该对负载装置分别经过该第一及第二转移电晶体通道区域,延伸至该第一及第二闸电极上部份;一第一本地互连结线将该第一驱动电晶体及该第一转移电晶体共用之第一节点接面,该第二闸电极,及该等负载装置中廷伸至该第二闸电极上部份者之一终端彼此连接;一第二本地互连结线将该第二驱动电晶体及该第二转移电晶体共用之第二节点接面,该第一闸电极,及另一延伸至该第一闸电极上部份之负载装置一终端彼此连接;以及一字元线和该第一及第二闸电极垂直,及通过该第一转移电晶体及该第二转移电晶体间,其中该字元线和该第三闸电极电连接。17.根据申请专利范围第16项之SRAM细胞,其中第一介电间层分别插于该第一及第二闸电极及该对电力线间,及该第三闸电极及该对负载装置间。18.根据申请专利范围第16项之SRAM细胞,其中该对负载装置为电阻器或薄膜电晶体。19.根据申请专利范围第16项之SRAM细胞,其中该第二及第三介电间层相继堆叠及插入该字元线及该对电力线间。20.根据申请专利范围第16项之SRAM细胞,其中该字元线通过该第一及第二驱动电晶体之通道区域。21.根据申请专利范围第16项之SRAM细胞,其中该字元线方向长度大于和该字元线垂直方向长度。22.根据申请专利范围第16项之SRAM细胞,另外包含一对接地线分别和该第一及第二驱动电晶体源极区域电连接,其中各接地线堆叠及平行于各电力线。23.根据申请专利范围第22项之SRAM细胞,另外包含一对位元线和该对接地线平行,其中该对位元线位于该对接地线间及分别和该第一及第二转移电晶体汲极区域电连接。24.根据申请专利范围第13项之SRAM细胞,其中该对位元线及该对接地线由相同之导电层形成。25.根据申请专利范围第24项之SRAM细胞,其中该对位元线及该对接地线由一第一介电间层和字元线隔绝。图式简单说明:第一图之布局图显示传统SRAM细胞;第二图是一细胞阵列区域部份等效电路图,其和第一图之传统SRAM细胞不同是以阵列排列;第三图至第十二图之布局图说明依照本发明之一SRAM细胞;第十三图A至第十八图A是第十二图该SRAM细胞沿线AA'显示处理程序之一阶段之断面图;第十三图B至第十八图B是第十二图该SRAM细胞沿线BB'显示处理程序之一阶段之断面图;第十三图C至第十八图C是第十二图该SRAM细胞沿线CC'显示处理程序之一阶段之断面图;以及第十九图是一细胞阵列区域之部份等效电路图,其中第十二图之SRAM细胞为矩阵形式。 |
