| 主权项 |
1.一种半导体记忆装置,其包括: 复数记忆库,用以储存资料并且交互进行资料存取 ,每一上述记忆库中包含复数记忆区块, 在相同记忆库内之上述记忆区块则共用上述记忆 库之主周边电路,对于在相同记忆库中上述 记忆区块的存取则系以协调合作的方式进行;以及 一控制装置,根据用于每一上述记忆库之预充电信 号,对每一上述记忆库中每一上述记忆区 块分别产生专属预充电信号,每一上述专属预充电 信号则独立地驱动对应之记忆区块进行预 充电,并不受相同记忆库中其他记忆区块进行之存 取操作所影响,用以预充电对应之记忆区 块之上述专属预充电信号和用以启动不同记忆区 块之后续启动信号,在时序上则部分重叠。2.如申 请专利范围第1项所述之半导体记忆装置,其中上 述半导体记忆装置系同步于一外部 时脉信号,进行指令信号和位址信号之接收。3.如 申请专利范围第2项所述之半导体记忆装置,其中 送至每一上述记忆库之上述预充电信 号,系根据上述指令信号中之单一预充电指令来发 出。4.如申请专利范围第2项所述之半导体记忆装 置,其中送至每一上述记忆库之上述预充电信 号,系根据上述指令信号中伴随预充电功能之存取 指令来发出。5.如申请专利范围第2项所述之半导 体记忆装置,其中上述控制装置系根据存取之记忆 体位 置是否位于对应之记忆区块中,来将上述专属预充 电信号送至对应之记忆区块中。6.一种同步型半 导体记忆装置,同步于一外部时脉信号用以接收指 令信号和位址信号,其包 括: 复数记忆库,用以储存资料,每一上述记忆库则区 分为复数记忆区块,上述记忆区块具有其 存取电路并且执行独立之预充电操作; 一记忆装置,用以储存进行存取中之记忆区块位址 ;以及 一控制装置,用以根据先前进行存取中之记忆区块 位址,产生一组控制信号,上述控制信号 预充电先前进行存取中之记忆区块,并且同时启动 待处理之记忆区块。7.如申请专利范围第6项所述 之同步型半导体记忆装置,更包括一装置,用以解 译上述指令 信号,当上述指令信号为一预充电信号时,上述装 置则驱使上述控制装置对于上述进行存取 之记忆区块进行预充电。8.如申请专利范围第6项 所述之同步型半导体记忆装置,更包括一装置,用 以解译上述指令 信号,当上述指令信号为一伴随预充电功能之存取 信号时,上述装置则驱使上述控制装置对 于上述进行存取之记忆区块进行预充电。9.一种 分段式预充电半导体记忆装置之方法,上述半导体 记忆装置包括复数记忆库,用以储 存资料并且交互进行资料存取,上述方法包括下列 步骤: 发出第一存取指令至上述记忆库中之一之第一区 块;以及 当第二存取指令发出至上述相同记忆库之第二区 块时,对上述相同记忆库之上述第一区块进 行预充电操作,其中上述第一区块和上述第二区块 具有各自之列存取电路。10.如申请专利范围第9项 所述之方法,其中在进行预充电操作之步骤,更包 含分别对上述第 一区块和上述第二区块产生之二控制信号之步骤, 上述控制信号之一系对应于上述第一区块 ,用以对上述第一区块进行预充电,上述控制信号 之另一系对应于上述第二区块,用以启动 上述第二区块。11.一种分段式预充电半导体记忆 装置之方法,上述半导体记忆装置包括复数记忆库 ,用以 储存资料并且交互进行资料存取,上述方法包括下 列步骤: 发出第一存取指令至上述记忆库中之一之第一区 块;以及 当第二存取指令发出至另一上述记忆库之第二区 块时,对上述记忆库之上述第一区块进行预 充电操作。12.如申请专利范围第11项所述之方法, 其中在进行预充电操作之步骤,更包含分别对上述 第一区块和上述第二区块产生之二控制信号之步 骤,上述控制信号之一系对应于上述第一区 块,用以对上述第一区块进行预充电,上述控制信 号之另一系对应于上述第二区块,用以启 动上述第二区块。图式简单说明: 第一图表示SDRAM架构之方块图。 第二图表示本发明实施例中分段式预充电电路之 方块图。 第三图A、第三图B、第三图C表示主预充电控制信 号,以及分别在第二图之每一记忆区 块中的专属预充电控制信号之时序图。 第四图表示在本实施例之第一范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在同一记忆库中不 同记忆区块读取资料的情况。 第五图表示在本实施例之第二范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在同一记忆库中不 同记忆区块写入资料的情况。 第六图表示在本实施例之第三范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在不同记忆库中相 关记忆区块读取资料的情况。 第七图表示在本实施例之第四范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在不同记忆库中相 关记忆区块写入资料的情况。 第八图表示在本实施例之第五范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在以记忆库交替方 式进行资料读取的情况。 第九图表示在本实施例之第六范例中时脉信号、 指令信号、位址信号以及在输入输出端 之资料信号之时序图,所示表示在以记忆库交替方 式进行资料写入的情况。 |
