| 主权项 |
1. 一种具有连接于复数数元线与复数字元线间的 复数ROM 单元,且该等ROM单元系依输入于字元线的字元线选 择讯 号;而可自上述数元线将对应于该选择讯号之数位 输出讯 号输出的编码器, 其特征在于: 将选择连接于同一数元线之ROM单元的复数字元线 系连接 至逻辑处理电路上,且依该逻辑处理电路之输出讯 号来选 择ROM单元。2. 如申请专利范围第1项所述之编码器 ,其中,该逻辑处 理电路系包括有:将连接于1条数元线上的ROM单元 分成2 群以上,而连接于各群之ROM单元的2条以上的数元 线;以 及一输出自该等数元线所提供的讯号排他逻辑和 的逻辑电 路。3. 如申请专利范围第1项所述之编码器,其中, 该逻辑处 理电路系输入对应于各数元线间隔2的温度计式码 ,而依 据该温度计式码是否有反相来驱动连接于该数元 线的ROM 单元。4. 一种A/D变换器,其系包括有:分别输入有 不同电压 的基准电压,且比较基准电压与类比输入电压而输 出温度 计式码的复数个比较器;一依据上述比较器的输出 讯号而 输出选择特定位址之位址讯号的位址译码器;一于 复数的 数元线与复数的字元线之间,连接可依该字元线的 选择而 自上述数元线输出对应于该字元线之数位讯号的 ROM单元 ,且依上述位址讯号而选择特定之字元线,而自上 述数元 线输出数位输出讯号的编码部; 其特征在于: 选择连接于同一数元线之ROM单元的字元线至少有2 条系连 接至逻辑和电路,且依据该逻辑和电路而驱动上述 ROM单 元,并自该数元线输出数位输讯号。5. 如申请专利 范围第4项所述之A/D变换器,其中,该逻 辑和电路的输出讯号系介由一双稳态多谐振荡电 路而输出 至上述ROM单元中。6. 如申请专利范围第4项所述之 A/D变换器,其中,该比 较器系将复数个单位增幅段直列地连接,且至少有 一个单 位增幅段系与次段的单位增幅段电容结合而连接, 电容结 合而未连接在一起的单位增幅段的输出入端之间 更双向地 连接有二极体。7. 如申请专利范围第4项所述之A/D 变换器,其中,该比 较器系以电容结合而直列地将复数个单位增幅器 连接,且 至少有一单位增幅段系为连接有抑制其输出讯号 之振幅的 振幅抑制电路的断电型比较器。8. 如申请专利范 围第7项所述之A/D变换器,其中,该振 幅抑制电路系由位于单位增幅段之输出端与其前 段之单位 增幅段之输出端间,双向连接的2个二极体所构成 。9. 如申请专利范围第7项所述之A/D变换器,其中, 该振 幅抑制电路系由位于单位增幅段之输之端与其前 段单位增 幅段之输入端之间,双向连接的2个二极体所构成 。10. 如申请专利范围第7项所述之A/D变换器,其中, 该 振幅抑制电路系由位于单位增幅段之输出入端间 、双向连 接的2个二极体所构成。11. 如申请专利范围第7项 所述之A/D变换器,其中,该 单位增幅段系以差动增幅器而构成,且该振幅抑制 电路系 由位于上述单位增幅器之一对的输出端间、双向 连接的2 个二极体所构成。12. 如申请专利范围第7项所述 之A/D变换器,其中,该 单位增幅段系以差动增幅器而构成,且该振幅抑制 电路系 由位于单位增幅器之反相输入端与非反相输入端 间、双向 连接的2个二极体所构成。13. 如申请专利范围第8, 9,10,11或12项所述之A/D变 换器,其中,该二极体系由PN接合二极体所构成。14. 如申请专利范围第8,9,10,11或12项所述之A/D变 换器,其中,该二极体系由MOS二极体所构成。15. 如 申请专利范围第7项所述之A/D变换器,其中,该 单位增幅段系以反相电路构成。16. 如申请专利范 围第7项所述之A/D变换器,其中,该 单位增幅段系为可使构成反相电路之电晶体闸极 电压一定 而流有定电流之构造。17. 一种具有一输出作为基 准电压的复数个不同的类比电 压之基准电压产生电路;一比较上述复数的基准电 压与类 比输入电压而输出温度计式码的比较器;一将自上 述比较 器所输出的温度计式码变换为复数数元数位输出 讯号的编 码器;以及一控制上述比较器之比较动作与重设动 作可交 互进行的控制电路的A/D变换器,其特征在于: 该A/D变换器系具备有:至少比温度计式码的输出数 还多 一个的比较器;一可使与上述温度计式码之输出数 相同个 数的比较动作进行,且可使其他比较器之重设动作 进行的 控制电路;一依据上述控制电路的输出讯号而选择 正进行 比较动作之比较器的输出讯号,并将作为温度计式 码的讯 号输出至上述编码器中的第1选择电路;以及一依 据上述 控制电路之输出讯号来选择可使进行比较动作之 比较器的 基准电压常为同一组合,供给进行重设动作之比较 器基准 电压的第二选择电路。18. 如申请专利范围第17项 所述之A/D变换器,其中,该 比较品系于比较动作时,可多次连续地进行比较动 作。19. 如申请专利范围第17项所述之A/D变换器,其 中,该 比较品系以断电型比较器所构成。20. 一种半导体 积体电路装置,其系包括有:一增幅类比 输出讯号之读出讯号的增幅电路;一除去上述增幅 电路之 输出讯号的高频成分的滤波器,一将上述滤波器之 输出讯 号变换成数位讯号的A/D变换器;以及一使上述A/D变 换 器之输出讯号适合于次段电路的等化电路,其中, 该A/D 变换器系包括有:一输出作为基准电压之复数个不 同类比 电压的基准电压产生电路;一比较上述复数的基准 电压与 类比输入电压而输出温度计式码的比较器;一将自 上述比 较器所输出的温度计式码变换为复数数元数位输 出讯号的 编码器;以及一控制上述比较器之比较动作与重设 动作可 交互进行的控制电路, 其特征在于: 该半导体积体电路中系具备有:至少比温度计式码 之输出 数还多一个的比较器;一可使与上述温度计式码之 输出数 相个数的比较动作进行,且可使其他比较器之重设 动作进 行的控制电路;一依据上述控制电路的输出讯号而 选择正 进行比较动作之比较器的输出讯号,并将作为温度 计式码 的讯号输出至上述编码器中的第1选择电路;以及 一依据 上述控制电路之输出讯号来选择可使进行比较动 作之比较 器的基准电压常为同一组合;供给进行重设动作之 比较器 基准电压的第二选择电路。21. 一种半导体积体电 路,其系包括有:一将类比讯号变 换成数位讯号并输出的A/D变换器;一将类比讯号输 出至 上述A/D变换器的前段电路;一偏离电压消除电路, 其系 当自上述前段电路的类比讯号输入停止时,依据上 述A/D 变换器的输出讯号来计算缩小自前段电路而输入 于A/D变 换器之偏离电压的数位讯号;一D/A变换部,其系将 上述 偏离电压消除电路的数位输出讯号变换为类比讯 号,而将 相对于上述前段电路之消除偏离电压的类比电压 输出。22. 如申请专利范围第21项所述之半导体积 体电路,其中 ,该偏离电压消除电路系由一依上述A/D变换器之输 出讯 号而检出偏离电压的检出部;一计算缩小上述偏离 电压的 数位讯号的计算部,一依上述检出部之输出讯号来 控制上 述计算部动作的控制电路;以及一依自上述控制电 路所输 出之偏离时钟讯号而将上述计算部之输出讯号存 储而输出 至上述D/A变换部的输出暂存器。23. 如申请专利范 围第21项所述之半导体积体电路,其中 ,该偏离电压消除电路系由一依上述A/D变换器之输 出讯 号来输出偏离电压之有无及其大小的比较器;一依 上述比 较器的输出讯号而输出复数控制讯号的控制电路; 一依上 述控制讯号来选择上述D/A变换部之类比输出电压 的单位 变化量,并以数位讯号输出的LSB选择电路,一依上 述控 制讯号而进行上述LSB选择电路的输出讯号与输出 暂存器 之输出讯号的加减运算,并输出至该输出暂存器中 的加减 运算电路;以及一依据自上述控制电路所输出的偏 离时钟 讯号而将上述加减运算电路之输出讯号存储,并输 出至上 述D/A变换部的输出暂存器。24. 如申请专利范围第 23项所述之半导体积体电路,其中 ,该LSB选择电路系依上述控制讯号来选择输出相当 于上 述A/D变换器之1 LSB的D/A变换器之2进位码値的粗动 型,或是选择输出相于上述A/D变换器之1/4 LSB的D/A 变换器2进码値之微动型。25. 一种记录资料再生 装置,其系具备有:一读出存储于 由包含服务区与资料区之多数碟扇所构成之记录 媒体之类 比讯号资料的资料读出装置;一将上述类比讯号变 换成数 位讯号的A/D变换部;以及一将上述A/D变换部的输出 讯 号做数位讯号处理部, 其特征在于: 该A/D变换部系具备有:一当上述读出装置读出服务 区时 ,依据自该读出装置所输出的控制讯号而停止类比 讯号输 入的开关电路;一将类比讯号变换成数位讯号的A/D 变换 器;一介由上述开关讯号而将自上述读出装置所输 入的类 比讯号输出至上述A/D变换器的前段电路;一于自上 述前 段电路所输出的类比讯号输入停止时,依上述A/D变 换器 的输出讯号来计算缩小输入于A/D变换器之偏离电 压的数 位讯号的偏离电压消除电路;以及一将上述偏离电 压消除 电路的数位输出讯号变换成类比讯号,并输出已缩 小相对 于上述前段电路偏离电压之类比电压的D/A变换部 。图示简单说明: 第1图系表示第1习知例的电路图。 第2图系表示第1习知例之比较器的电路图。 第3图系表示第1习知例之比较器的动作波形图。 第4图系表示第1习知例之ROM单元的电路图。 第5图系表示第2习知例的方块图。 第6图系表示第2习知例之比较器的电路图。 第7图系表示第2习知例之比较器的动作波形图。 第8图系本发明的原理说明图。 第9图系本发明的原理说明图。 第10图系本发明的原理说明图。 第11图系表示适用本发明之讯号处理装置的方块 图。 第12图系表示第1实施态样的电路图。 第13图系表示第2实施态样的电路图。 第14图系表示第3实施态样的电路图。 第15图系表示第4实施态样的电路图。 第16图系表示位址译码器电路的电路图。 第17图系表示第5实施态样的电路图。 第18图系表示第6实施态样的方块图。 第19图系表示第6实施态样之比较器的电路图。 第20图系表示第6实施态样之比较器的动作波形图 。 第21图系表示控制电路的电路图。 第22图系为第1逻辑方块的电路图。 第23图系为第1讯号选择方块的电路图。 第24图系为第2逻辑方块的电路图。 第25图系表第2讯号选择方块的电路图 第26图系为讯号生成电路的电路图。 第27图系为讯号生成电路的电路图。 第28图系为第6实施态样的动作波形图。 第29图系为第6实施态样的动作波形图。 第30图系为第7实施态样的电路图。 第31图系为第8实施态样的电路图。 第32图系为第9实施态样的电路图。 第33图系为第10实施态样之记录资料再生装置的方 块图。 第34图系为A/D变换部的电路图。 第35图系表示服务区域之读取动作的概念图。 第36图系表示偏离电压消除电路的方块图。 第37图为系比较器之电路图。 第38图为系LSB选择电路的电路图。 |
