| 主权项 |
1.一种随机存取式半导体记忆元件,其具有一种划分成记忆胞(1)和逻辑区(2)之结构,此结构具有一种配置在矽基板(3)上之下部氧化物层(4)以及一种配置在氧化物层(4)上之上 部氧化物层(5),每一记忆胞(1)在矽基板(3)和下部氧化物层(4)之间的接面区中具有至少一个电晶体(6)且在下部-和上部氧化物层(4,5)之间的接面区中具有一个电容器(10),此电容器(10)经由一个以导电性材料填入之接触孔(12)而在下部氧化物层(4)中与电晶体(6)相连接且包含一种配置在此二个电极(11,13)之间的铁电质(12),此一与电晶体(6)相连接之邻接于下部氧化物层(4)之电极(11)具有较大之厚度,每一逻辑区(2)在矽基板(3)和下部氧化物层(4)之间的接面区中包含至少一个电晶体(15),此电晶体(15)经由一个以导电性材料填入之接触孔(19)而在下部-和上部氧化物层(4,5)中与上部氧化物层(5)之上侧上之电极相连接,其特征为:在记忆胞(1)之电容器(10)和接触孔(19)之间在逻辑区(2)中藉由填充结构(22,23)而在记忆胞(1)之拓扑图形和逻辑区(2)之拓扑图形之间设有一种位准补偿。2.如申请专利范围第1项之随机存取式半导体记忆元件,其中电容器(10)和电晶体(6)由上方藉由金属涂布经由上部电极而相连接以作为偏移(offset)结构。3.如申请专利范围第1或第2项之随机存取式半导体记忆元件,其中此填充结构(22,23)含有材料岛,其厚度等于电容器厚电极(11)之厚度。4.如申请专利范围第3项之随机存取式半导体记忆元件,其中此填充结构岛(22,23)是由和电容器厚电极(11)相同之材料所构成。5.如申请专利范围第1项之随机存取式半导体记忆元件,其中逻辑区(2)中之接触孔(19)是用来使逻辑区(2)之电晶体(15)至少在上部氧化物层(5)之区域中可与上部氧化物层(5)之上侧上所属之电极相连接,氧化物层(5)是由电容器厚电极(11)之材料所构成且厚度亦与此电极(11)相同。6.如申请专利范围第1项之随机存取式半导体记忆元件,其中下部氧化物层(4)中之接触孔(12,19)是由电容器厚电极(11)之金属材料所构成。7.如申请专利范围第1项之随机存取式半导体记忆元件,其中电容器薄电极(13)是由和电容器厚电极(11)相同之金属材料所构成。8.如申请专利范围第1,5,6或7项之随机存取式半导体记忆元件,其中电容器厚电极(11)是由铂,铱,二氧化铱,钌,二氧化钌,钯,锶-钌-三氧化物或这些材料之组合所构成。9.如申请专利范围第1,5或6项之随机存取式半导体记忆元件,其中在接触孔(19)中配置一种金属柱塞(20),其厚度是和电容器(10)之下部电极(11)者相同。10.如申请专利范围第1或6项之随机存取式半导体记忆元件,其中在下部氧化物层(4)内部之接触孔(11)之下部区域中设置一种柱塞(21),其对应于穿孔(12)之填料。图式简单说明:第1图先前技艺之永久性半导体记忆元件之一部份之切面图,其具有一种堆叠电容器,其中一记忆胞邻接于逻辑区。第2图本发明之永久性半导体元件之一部份之切面图,其中一记忆胞邻接于逻辑区。 |
