| 主权项 |
1.一种动态随机存取记忆胞,包括: 一深沟渠电容器;以及 一电晶体,包括: 一半导体柱状结构,位在该深沟渠电容器的旁边, 且不与该深沟渠电容器重叠; 一多闸极结构,至少位在该柱状结构的三侧壁上; 一闸极介电层,位在该柱状结构与该多闸极结构之 间; 一第一源极/汲极区域,位在该柱状结构的顶面部 份处;以及 一第二源极/汲极区域,位在该柱状结构之一较低 部份处,且与该第一源极/汲极区域分离,其中该第 二源极/汲极区域系与该深沟渠电容器接合。 2.如申请专利范围第1项所述之动态随机存取记忆 胞,其中该多闸极结构系为一三闸极结构,位在该 柱状结构的三侧壁上,该三侧壁包括一第一侧壁、 一第二侧壁及一第三侧壁,该第一侧壁系面对该深 沟渠电容器,该第二侧壁及该第三侧壁系位在该第 一侧壁附近。 3.如申请专利范围第2项所述之动态随机存取记忆 胞,其中该三闸极结构之一顶面系低于该柱状结构 的一顶面。 4.如申请专利范围第3项所述之动态随机存取记忆 胞,其中该第一源极/汲极区域系位在该柱状结构 之该顶面部份的整个区域上。 5.如申请专利范围第2项所述之动态随机存取记忆 胞,其中该三闸极结构更覆盖该柱状结构之一部份 的顶面。 6.如申请专利范围第5项所述之动态随机存取记忆 胞,其中该三闸极结构包括: 一掺杂的多晶矽层,位在该柱状结构的该三侧壁上 及该顶面上;以及 一金属层,位在该掺杂的多晶矽层上。 7.如申请专利范围第5项所述之动态随机存取记忆 胞,更包括一覆盖层,位在该三闸极结构上及一间 隙壁上,其中该间隙壁系位在该三闸极结构之该侧 壁上。 8.如申请专利范围第1项所述之动态随机存取记忆 胞,其中该多闸极结构系环绕在该柱状结构的侧壁 。 9.如申请专利范围第8项所述之动态随机存取记忆 胞,其中该柱状结构的宽度比一特征尺寸小。 10.如申请专利范围第9项所述之动态随机存取记忆 胞,其中该柱状结构的宽度系足够小,使得当在利 用该动态随机存取记忆胞时,在该柱状结构内会产 生完全空乏的现象。 11.如申请专利范围第8项所述之动态随机存取记忆 胞,其中该多闸极结构的一顶面系低于该柱状结构 的一顶面。 12.如申请专利范围第11项所述之动态随机存取记 忆胞,其中该第一源极/汲极区域系占用该柱状结 构之该顶面部份的整个区域。 13.如申请专利范围第1项所述之动态随机存取记忆 胞,其中该第二源极/汲极区域系为一埋藏式导电 带,且电性连接该深沟渠电容器的一内电极。 14.一种动态随机存取记忆体阵列,包括: 多数个深沟渠电容器,系为行列排列; 多数个电晶体,每一电晶体系沿着行的方向配置在 至少一深沟渠电容器的周围,该电晶体包括: 一半导体柱状结构,位在该深沟渠电容器的旁边, 且不与该深沟渠电容器重叠; 一多闸极结构,至少位在该柱状结构的三侧壁上; 一闸极介电层,位在该柱状结构及该多闸极结构之 间; 一第一源极/汲极区域,位在该柱状结构的顶部处; 以及 一第二源极/汲极区域,位在该柱状结构之一较低 部份处,且与该第一源极/汲极区域分离,该第二源 极/汲极区域系与该深沟渠电容器接合; 多数条字元线,每一字元线系与位在一列上之该些 电晶体之该些多闸极结构接合;以及 多数条位元线,每一位元线系与位在一行上之该些 电晶体之该些第一源极/汲极区域接合。 15.如申请专利范围第14项所述之动态随机存取记 忆体阵列,其中该电晶体之该第二源极/汲极区域 系为一埋藏式导电带,且电性连接对应之该深沟渠 电容器的一内电极。 16.如申请专利范围第14项所述之动态随机存取记 忆体阵列,其中该多闸极结构系为一三闸极结构, 位在该柱状结构的三侧壁上。 17.如申请专利范围第16项所述之动态随机存取记 忆体阵列,其中在每一行上,一对相邻之电晶体系 共享一柱状结构及一第一源极/汲极区域,且对应 于每一对该相邻之电晶体的二深沟渠电容器系沿 着行的方向配置在共享之该柱状结构的二相对侧 。 18.如申请专利范围第17项所述之动态随机存取记 忆体阵列,系为sub-6F2之记忆体阵列。 19.如申请专利范围第16项所述之动态随机存取记 忆体阵列,其中该三闸极结构之一顶面系低于该柱 状结构的一顶面。 20.如申请专利范围第19项所述之动态随机存取记 忆体阵列,其中该第一源极/汲极区域系位在该柱 状结构之该顶面部份的整个区域上。 21.如申请专利范围第19项所述之动态随机存取记 忆体阵列,其中该些位元线系直接接触于位在每一 行之该些第一源极/汲极区域。 22.如申请专利范围第16项所述之动态随机存取记 忆体阵列,其中该三闸极结构更覆盖该柱状结构之 一部份的顶面。 23.如申请专利范围第22项所述之动态随机存取记 忆体阵列,其中该三闸极结构包括: 一掺杂的多晶矽层,位在该柱状结构的该三侧壁上 及该顶部上;以及 一金属层,位在该掺杂的多晶矽层上。 24.如申请专利范围第22项所述之动态随机存取记 忆体阵列,更包括一覆盖层,位在该三闸极结构上 及一间隙壁上,其中该间隙壁系位在该三闸极结构 之该侧壁上。 25.如申请专利范围第24项所述之动态随机存取记 忆体阵列,其中该些位元线系透过复数个自我对准 的接点而电性连接于该些第一源极/汲极区域。 26.如申请专利范围第14项所述之动态随机存取记 忆体阵列,其中该多闸极结构系环绕在该柱状结构 的侧壁。 27.如申请专利范围第26项所述之动态随机存取记 忆体阵列,其中该柱状结构的宽度比一特征尺寸小 。 28.如申请专利范围第27项所述之动态随机存取记 忆体阵列,其中该柱状结构的宽度系足够小,使得 当在利用该动态随机存取记忆胞时,在该柱状结构 内会产生完全空乏的现象。 29.如申请专利范围第26项所述之动态随机存取记 忆体阵列,其中该电晶体系沿着行的方向配置在对 应之该深沟渠电容器的相同侧上。 30.如申请专利范围第29项所述之动态随机存取记 忆体阵列,系为4F2之记忆体阵列。 31.如申请专利范围第26项所述之动态随机存取记 忆体阵列,其中该多闸极结构的一顶面系低于该柱 状结构的一顶面。 32.如申请专利范围第31项所述之动态随机存取记 忆体阵列,其中该第一源极/汲极区域系占用该柱 状结构之该顶面部份的整个区域。 33.如申请专利范围第31项所述之动态随机存取记 忆体阵列,其中该位元线系直接接触于该第一源极 /汲极区域。 34.一种动态随机存取记忆体制程,包括: 形成一深沟渠电容器于一半导体基底内; 定义一主动区域于该基底上,藉以形成一半导体柱 状结构在该深沟渠电容器旁边,且形成一隔离区域 ; 形成一埋藏式导电带,连接位在该基底内之该深沟 渠电容器; 形成一闸极介电层于该柱状结构上; 形成一字元线,该字元线包括一多闸极结构于基底 上,其中该多闸极结构系至少位在该柱状结构的三 侧壁上,且该闸极介电层系分离该多闸极结构与该 柱状结构; 形成一源极/汲极区域,位在该柱状结构的顶部处; 以及 形成一位元线,电性连接该源极/汲极区域, 其中该柱状结构、该埋藏式导电带、该闸极介电 层、该多闸极结构及该源极/汲极区域系构成一电 晶体。 35.如申请专利范围第34项所述之动态随机存取记 忆体制程,其中形成该埋藏式导电带系利用掺杂物 质从该深沟渠电容器之一内电极的接点部份向外 扩散。 36.如申请专利范围第34项所述之动态随机存取记 忆体制程,其中用来定义该主动区域之一遮罩层系 与该深沟渠电容器重叠。 37.如申请专利范围第34项所述之动态随机存取记 忆体制程,其中该多闸极结构系形成一三闸极结构 ,且位在该柱状结构的三侧壁上。 38.如申请专利范围第37项所述之动态随机存取记 忆体制程,其中形成该闸极介电层的步骤及形成包 括该三闸极结构之该字元线的步骤包括: 填入一绝缘材料于该隔离区域上; 去除该绝缘材料,藉以暴露出该柱状结构之一第一 侧壁、一第二侧壁及一第三侧壁,其中该第一侧壁 系面对该深沟渠电容器,该第二侧壁及该第三侧壁 系在该第一侧壁周围; 形成一闸极介电层在该柱状结构上; 形成一导电层在基底上;以及 图案化该导电层,藉以形成一字元线,该字元线包 括一三闸极结构,且该三闸极结构系形成在该柱状 结构之该第一侧壁、该第二侧壁及该第三侧壁上 及该柱状结构的顶面部份处。 39.如申请专利范围第38项所述之动态随机存取记 忆体制程,其中形成该源极/汲极区域在该柱状结 构的该顶面部份处的步骤包括: 利用该字元线作为一罩蔽以进行一离子植入过程 。 40.如申请专利范围第38项所述之动态随机存取记 忆体制程,其中该导电层包括一掺杂的多晶矽层及 一金属层,该金属层系位在该掺杂的多晶矽层上。 41.如申请专利范围第38项所述之动态随机存取记 忆体制程,更包括: 形成一覆盖层在该导电层上,于图案化该导电层之 前,而该覆盖层和该导电层系连续地被图案化,以 形成一堆积的字元线结构;以及 形成一个间隙壁在该堆积的字元线结构的侧壁。 42.如申请专利范围第41项所述之动态随机存取记 忆体制程,更包括在形成该位元线之前,形成一自 我对准接点于该源极/汲极区域上。 43.如申请专利范围第37项所述之动态随机存取记 忆体制程,其中形成该闸极介电层和该字元线的步 骤包括: 填入一绝缘材料于该隔离区域内; 图案化该绝缘材料,藉以形成一沟渠,该沟渠系暴 露出位在一预设水平上之该柱状结构之一第一侧 壁、一部分之一第二侧壁及一部分之一第三侧壁, 其中该第一侧壁系面对该深沟渠电容器,且该第二 侧壁及该第三侧壁系与该第一侧壁相邻; 形成一闸极介电层于该柱状结构上;以及 形成该字元线于该沟渠内。 44.如申请专利范围第43项所述之动态随机存取记 忆体制程,其中该字元线之一顶面系低于该柱状结 构之一顶面。 45.如申请专利范围第44项所述之动态随机存取记 忆体制程,其中形成该位元线的步骤包括: 形成一绝缘层于该沟渠内,并覆盖该字元线;以及 形成一图案化之导电层,以做为该位元线,并直接 接触于该源极/汲极区域。 46.如申请专利范围第34项所述之动态随机存取记 忆体制程,其中该多闸极结构系环绕该柱状结构之 侧壁,以形成一周围的闸极。 47.如申请专利范围第46项所述之动态随机存取记 忆体制程,其中该柱状结构的宽度系小于一特征尺 寸。 48.如申请专利范围第47项所述之动态随机存取记 忆体制程,其中该柱状结构的宽度系为足够小,使 得在利用该动态随机存取记忆胞时,在该柱状结构 内会产生完全空乏的现象。 49.如申请专利范围第46项所述之动态随机存取记 忆体制程,其中形成该闸极介电层及该字元线的步 骤包括: 填入一绝缘材料于该隔离区域内; 图案化该绝缘材料,藉以形成一沟渠,该沟渠系暴 露出位在一预设水平上之该柱状结构的所有侧壁; 形成一闸极介电层于该柱状结构上;以及 形成该字元线于该沟渠内。 50.如申请专利范围第49项所述之动态随机存取记 忆体制程,其中该字元线之一顶面系低于该柱状结 构之一顶面。 51.如申请专利范围第50项所述之动态随机存取记 忆体制程,其中形成该位元线的步骤包括: 形成一绝缘层于该沟渠内,并覆盖该字元线;以及 形成一图案化导电层,以做为该位元线,并直接接 触于该源极/汲极区域。 图式简单说明: 图1绘示一种习知动态随机存取记忆胞之剖面示意 图,其中此记忆胞系具有一横向电晶体及一深沟渠 电容器; 图2绘示另一种具有深沟渠电容器的动态随机存取 记忆胞的剖面示意图; 图3-5系分别绘示依照本发明三实施例之动态随机 存取记忆胞的立体示意图,其中为简化图示,深沟 渠电容器系由内电极的接点部份所表示; 图6-8系分别绘示依照本发明三实施例之动态随机 存取记忆体阵列的上视示意图,其中图6、图7及图8 之动态随机存取记忆体阵列系以图3、图4及图5之 动态随机存取记忆胞为基础; 图9-17绘示依照本发明第一实施例之具有深沟渠电 容器的动态随机存取记忆体装置之制造方法的示 意图,其中子图(b)系绘示上视示意图,子图(a)系绘 示沿着剖面线IX-IX'之剖面示意图; 图18-21绘示依照本发明第二实施例之具有深沟渠 电容器的动态随机存取记忆体装置之制造方法的 示意图,其中子图(b)系绘示上视示意图,子图(a)系 绘示沿着剖面线IX-IX'之剖面示意图。其中,图18系 接续第一实施例中的图12继续描述;以及 图22-27绘示依照本发明第三实施例之具有深沟渠 电容器的动态随机存取记忆体装置之制造方法的 示意图,其中子图(b)系绘示上视示意图,子图(a)系 绘示沿着剖面线II-II'之剖面示意图。 |
