发明名称 实现双埠同步记忆装置的方法及相关装置
摘要 本发明系提供一种以单埠记忆体来实现双埠同步记忆装置的方法与相关装置。受时脉触发之双埠同步记忆装置可在时脉之同一周期中同步地接收读取及写入指令,以同时进行资料的读取/写入;单埠记忆体在同一时间内则仅能进行单一一个读取或写入指令。而当本发明要以成本较低、布局面积较小之单埠记忆体实现多埠同步记忆装置时,则是在同一周期中使单埠记忆体先完成其中一个指令,再继续执行次一指令,以便在一周期结束时完成读取及写入指令,实现出双埠同步记忆装置的功能。
申请公布号 TWI261167 申请公布日期 2006.09.01
申请号 TW093141208 申请日期 2004.12.29
申请人 威瀚科技股份有限公司 发明人 陈圣中;徐荣灿
分类号 G06F12/00 主分类号 G06F12/00
代理机构 代理人 许锺迪 台北县永和市福和路389号5楼
主权项 1.一种以一记忆体实现一双埠同步记忆装置的方法,其包含有:接收一读取指令;该读取指令系要由该记忆体中读出一笔资料;在接收该读取指令时,同步接收一写入指令;该写入指令系要将一笔资料写入至该记忆体;以及在接收该读取指令及该写入指令时,进行一选择步骤,以从该两个指令中先选出一个指令并加以执行,在执行完选出的指令后再执行另一指令。2.如申请专利范围第1项之方法,其另包含有:在接收该读取指令时,同步接收一读取位址;该读取指令系要由该记忆体中之读取位址读出一笔资料;以及在接收该写入指令时,同步接收一写入位址;该写入指令系要将一笔资料写入至该记忆体中之该写入位址。3.如申请专利范围第1项之方法,其另包含有:接收一时脉;该时脉中有复数个周期;而在同步接收该读取指令及该写入指令时,系于同一时脉周期中接收该读取指令及该写入指令。4.如申请专利范围第3项之方法,其中,当在进行该选择步骤时,系在同一时脉周期中先后执行完该两个指令。5.如申请专利范围第1项之方法,其另包含有:若在进行该选择步骤时选择先执行该读取指令,则进行一锁定(latching)步骤以记录该读取指令所读出的资料。6.如申请专利范围第1项之方法,其中该记忆体系一单埠(single port)记忆体。7.一种记忆装置,其包含有:一记忆体,用来储存资料;以及一控制介面,其可同步接收一写入指令及一读取指令;其中该写入指令系要将一笔资料写入至该记忆体,而该读取指令系要将一笔资料由该记忆体中读出;而该控制介面包含有:一选择模组;当该控制介面接收该读取指令及该写入指令时,该选择模组可以从该两个指令中先选出一个指令并使该记忆体执行该指令;在执行完选出的指令后,该选择模组可使该记忆体继续执行另一指令。8.如申请专利范围第7项之记忆装置,其中该控制介面在接收该读取指令时,另可同步接收一读取位址,该读取指令系要由该记忆体中之读取位址读出一笔资料;而当该控制介面在在接收该写入指令时,亦可同步接收一写入位址;该写入指令系要将一笔资料写入至该记忆体中之该写入位址。9.如申请专利范围第7项之记忆装置,其中该控制介面另可接收一时脉;该时脉中有复数个周期;而该控制介面在同步接收该读取指令及该写入指令时,系于同一时脉周期中接收该读取指令及该写入指令。10.如申请专利范围第9项之记忆装置,其中,该选择模组系在同一时脉周期中使该记忆体先后执行完该两个指令。11.如申请专利范围第9项之记忆装置,其中该选择模组中包含有:一时脉产生器,用来根据该控制介面接收之时脉产生另一内部时脉,使该内部时脉之频率为该时脉之复数倍;以及两个定序单元,电连于该时脉电路,当该控制介面同步接收该两个读取及写入指令时,该内部时脉之不同周期可使不同之定序单元致能(enable);而当每一定序单元被致能时,可将一对应之指令传输至该记忆体而使该记忆体执行该指令。12.如申请专利范围第7项之记忆装置,其中该选择模组中包含有一仲裁器(arbitrator),用来根据一预设之优先顺序以优先从该两个指令中先选出一个指令。13.如申请专利范围第7项之记忆装置,其中该控制介面另包含有一锁定模组;若该选择模组选择先执行该读取指令,则该锁定模组可记录该读取指令所读出的资料。14.如申请专利范围第7项之记忆装置,其中该记忆体系一单埠(single port)记忆体。图式简单说明:第1图示意的是一典型的双埠同步记忆装置。第2图为第1图中双埠同步记忆装置运作时相关讯号之时序示意图。第3图为本发明记忆装置一实施例之功能方块示意图。第4图为第3图中记忆装置运作时相关讯号之时序示意图。第5图为本发明记忆装置另一实施例之功能方块示意图。第6图为第5图中记忆装置运作时相关讯号之时序示意图。第7图为单埠及双埠记忆体中记忆单元之电路示意图。
地址 台北县新店市中正路531号5楼