发明名称 非挥发性记忆体之并行编程
摘要 本发明之一实施例包括:将一第一值施加于一位元线、提升与该位元线及一共同选择线相关之字元线以基于该第一值产生一第一条件,及断开一与该共同选择线相关之边界非挥发性储存元件以维持用于一与该位元线及共同选择线相关之特定非挥发性储存元件的该第一条件。将一第二值施加于该位元线且提升该等字元线之至少一子组,以产生一用于一与该位元线及共同选择线相关之不同的非挥发性储存元件之第二条件。该第二条件基于该第二值。该第一条件与该第二条件在时间上重叠。两非挥发性储存元件皆基于其相关条件来并行编程。
申请公布号 TWI287228 申请公布日期 2007.09.21
申请号 TW094119311 申请日期 2005.06.10
申请人 桑迪士克股份有限公司 发明人 丹尼尔C. 古特门
分类号 G11C16/10(2006.01) 主分类号 G11C16/10(2006.01)
代理机构 代理人 黄章典 台北市松山区敦化北路201号7楼
主权项 1.一种用于编程非挥发性储存器之方法,其包含: 编程一第一NAND(反及)串上之一第一非挥发性储存 元件;及 编程该第一NAND串上之一第二非挥发性储存元件, 该第一非挥发性储存元件之该编程在时间上与该 第二非挥发性储存元件之该编程重叠。 2.如请求项1之方法,其中: 编程一第一非挥发性储存元件之该步骤包括将一 第一编程脉冲施加于一用于该第一非挥发性储存 元件之控制闸极;且 编程一第二非挥发性储存元件之该步骤包括将一 第二编程脉冲施加于一用于该第二非挥发性储存 元件之控制闸极,同时将该第一编程脉冲施加于用 于该第一非挥发性储存元件之该控制闸极。 3.如请求项1之方法,其中: 编程一第一非挥发性储存元件之该步骤包括建立 一用于该第一非挥发性储存元件之第一编程条件; 且 编程一第二非挥发性储存元件之该步骤包括建立 一用于该第二非挥发性储存元件之第二编程条件, 该第二编程条件独立于该第一编程条件。 4.如请求项3之方法,其中: 该第一编程条件包括一处于或接近于0伏特之通道 电压;且 该第二编程条件包括一处于或接近于一禁止位准 之通道电压。 5.如请求项3之方法,其中: 该第一编程条件包括一处于或接近于0伏特之通道 电压;且 该第二编程条件包括一处于或接近于一延迟但不 禁止编程之位准的通道电压。 6.如请求项1之方法,其进一步包含: 编程一第二NAND串上之一第三非挥发性储存元件, 同时编程该第一非挥发性储存元件;及 编程该第二NAND串上之一第四非挥发性储存元件, 同时编程该第二非挥发性储存元件,该第三非挥发 性储存元件之该编程在时间上与该第四非挥发性 储存元件之该编程重叠。 7.如请求项1之方法,其进一步包含: 编程该第一NAND串上之一第三非挥发性储存元件, 该第三非挥发性储存元件之该编程在时间上与该 第一非挥发性储存元件之该编程重叠。 8.如请求项7之方法,其进一步包含: 编程该第一NAND串上之一第四非挥发性储存元件, 该第四非挥发性储存元件之该编程在时间上与该 第一非挥发性储存元件之该编程重叠。 9.如请求项1之方法,其中: 该第一NAND串包括第一组非挥发性储存元件及第二 组非挥发性储存元件; 该第一组包括该第一非挥发性储存元件; 该第二组包括该第二非挥发性储存元件; 该第一NAND串包括一边界储存元件,其在至少一时 期内充当该第一组与该第二组之间的一边界;且 该第一NAND串包括一选择闸极。 10.如请求项9之方法,其中编程一第一非挥发性储 存元件及编程一第二非挥发性储存元件之该等步 骤包含: 将一第一値施加于一与该第一NAND串相关之位元线 ; 提升与该第一NAND串相关之字元线,以基于该第一 値产生一用于该第一组之第一条件; 断开该边界储存元件,以维持用于该第一组之该第 一条件; 将一第二値施加于该位元线;及 提升与该第一NAND串相关之该等字元线之至少一子 组,以基于该第二値产生一用于该第二组之第二条 件,该第一条件在时间上与该第二条件重叠。 11.如请求项10之方法,其中: 编程一第一非挥发性储存元件之该步骤包括将一 第一编程脉冲施加于一用于该第一非挥发性储存 元件之控制闸极;且 编程一第二非挥发性储存元件之该步骤包括将一 第二编程脉冲施加于一用于该第二非挥发性储存 元件之控制闸极,同时将该第一编程脉冲施加于用 于该第一非挥发性储存元件之该控制闸极。 12.如请求项1之方法,其中: 该第一非挥发性储存元件及该第二非挥发性储存 元件为多状态NAND快闪记忆体电晶体。 13.如请求项1之方法,其中: 该第一NAND串位于一抽取式记忆卡上。 14.一种用于编程非挥发性储存器之方法,其包含: 编程一第一非挥发性储存元件;及 编程一第二非挥发性储存元件,同时编程该第一非 挥发性储存元件,该第一非挥发性储存元件及该第 二非挥发性储存元件为一组串联的非挥发性储存 元件之部分。 15.如请求项14之方法,其中: 该第一非挥发性储存元件之该编程包括建立一用 于该第一非挥发性储存元件之第一编程条件;且 该第二非挥发性储存元件之该编程包括建立一用 于该第二非挥发性储存元件之第二编程条件,该第 二编程条件独立于该第一编程条件。 16.如请求项14之方法,其进一步包含: 编程一第三非挥发性储存元件,该第三非挥发性储 存元件为该组非挥发性储存元件之部分,该第三非 挥发性储存元件之该编程在时间上与该第一非挥 发性储存元件之该编程重叠;及 编程一第四非挥发性储存元件,该第四非挥发性储 存元件为该组非挥发性储存元件之部分,该第四非 挥发性储存元件之该编程在时间上与该第一非挥 发性储存元件之该编程重叠。 17.如请求项14之方法,其中编程一第一非挥发性储 存元件及编程一第二非挥发性储存元件之该等步 骤包含: 将一第一値施加于一共同位元线; 提升与该组相关之字元线,以基于该第一値产生一 用于该第一非挥发性储存元件之第一条件; 断开一与该组相关之边界储存元件,以维持用于该 第一非挥发性储存元件之该第一条件; 将一第二値施加于该共同位元线;及 提升与该组相关之该等字元线之至少一子组,以基 于该第二値产生一用于一第二非挥发性储存元件 之第二条件,该第一条件在时间上与该第二条件重 叠。 18.如请求项17之方法,其中: 该第一非挥发性储存元件及该第二非挥发性储存 元件为NAND快闪记忆体装置;且 该共同选择线为一汲极侧选择闸极控制线。 19.一种用于编程非挥发性储存器之方法,其包含: 编程一第一非挥发性储存元件,该第一非挥发性储 存元件之该编程包括将该第一非挥发性储存元件 之一临限电压升高至一第一已编程状态;且 于编程该第一非挥发性储存元件时,同时编程一第 二非挥发性储存元件,该第一非挥发性储存元件及 该第二非挥发性储存元件为具有与一共同选择线 相关之通道的一组非挥发性储存元件之部分,该第 二非挥发性储存元件之该编程包括将该第二非挥 发性储存元件之一临限电压升高至一第二已编程 状态,该第一非挥发性储存元件及该第二非挥发性 储存元件为多状态NAND快闪记忆体装置。 20.一种非挥发性储存系统,其包含: 一组非挥发性储存元件,其与一共同位元线及一共 同选择线相关,该组包括一第一非挥发性储存元件 及一第二非挥发性储存元件;及 一控制电路,该控制电路引起该第一非挥发性储存 元件之编程,该控制电路在该第一非挥发性储存元 件之该编程期间引起该第二非挥发性储存元件之 编程。 21.如请求项20之非挥发性储存系统,其中: 该控制电路建立一用于该第一非挥发性储存元件 之第一编程条件且建立一用于该第二非挥发性储 存元件之第二编程条件,该第二编程条件独立于该 第一编程条件。 22.如请求项20之非挥发性储存系统,其中: 该组包括一第三非挥发性储存元件及一第四非挥 发性储存元件; 该控制电路在该第一非挥发性储存元件之该编程 期间引起该第三非挥发性储存元件之编程;且 该控制电路在该第一非挥发性储存元件之该编程 期间引起该第四非挥发性储存元件之编程。 23.如请求项20之非挥发性储存系统,其中该控制电 路执行一方法,该方法包含: 将一第一値施加于该共同位元线; 提升与该组相关之字元线,以基于该第一値产生一 用于该第一非挥发性储存元件之第一条件; 断开一与该组相关之边界储存元件,以维持用于该 第一非挥发性储存元件之该第一条件; 将一第二値施加于该共同位元线;及 提升与该组相关之该等字元线之至少一子组,以基 于该第二値产生一用于一第二非挥发性储存元件 之第二条件,该第一条件在时间上与该第二条件重 叠。 24.如请求项23之非挥发性储存系统,其中: 该控制电路藉由将一第一编程脉冲施加于一用于 该第一非挥发性储存元件之控制闸极来编程该第 一非挥发性储存元件;且 该控制电路藉由将一第二编程脉冲施加于一用于 该第二非挥发性储存元件之控制闸极同时将该第 一编程脉冲施加于用于该第一非挥发性储存元件 之该控制闸极,来编程该第二非挥发性储存元件。 25.如请求项24之非挥发性储存系统,其中: 该组非挥发性储存元件包括在一NAND串上之NAND快 闪记忆体装置;及 该共同选择线为一用于该NAND串之汲极侧选择闸极 控制线。 26.如请求项20之非挥发性储存系统,其中: 该控制电路包括一控制器、一状态机、解码器及 感应放大器。 27.一种用于编程非挥发性储存器之方法,其包含: 建立一用于一第一非挥发性储存元件之第一编程 条件; 在该第一编程条件持续的同时建立一用于一第二 非挥发性储存元件之第二编程条件,该第一编程条 件不同于该第二编程条件,以使得该第一非挥发性 储存元件编程为一不同于该第二非挥发性储存元 件之位准,该第一非挥发性储存元件及该第二非挥 发性储存元件为与一共同源极/汲极控制线及一不 同选择线相关之一组非挥发性储存元件之部分;及 使用该第一编程条件来编程该第一非挥发性储存 元件,且使用该第二编程条件来编程该第二非挥发 性储存元件。 28.如请求项27之方法,其中: 该编程步骤包括将一编程脉冲施加于该第一非挥 发性储存元件及将一编程脉冲施加于该第二非挥 发性储存元件。 29.如请求项27之方法,其中: 该建立一第一编程条件之步骤包括将一第一値施 加于该共同源极/汲极控制线、提升与该组相关之 字元线及断开一与该组相关之边界非挥发性储存 元件;且 该建立一第二编程条件之步骤包括将一第二値施 加于该共同源极/汲极控制线,及提升与该共同源 极/汲极控制线相关之该等字元线之至少一子组。 30.如请求项29之方法,其中: 该第一非挥发性储存元件及该第二非挥发性储存 元件为在一NAND串上之NAND快闪记忆体装置; 该共同源极/汲极控制线为一连接至该NAND串之位 元线; 该共同选择线为一用于该NAND串之汲极侧选择闸极 控制线;且 该第一非挥发性储存元件之该编程在时间上与该 第二非挥发性储存元件之该编程重叠。 31.一种非挥发性储存系统,其包含: 一组非挥发性储存元件,其与一共同源极/汲极控 制线及一共同选择线相关,该组包括一第一非挥发 性储存元件及一第二非挥发性储存元件;及 一控制电路,该控制电路建立一用于该第一非挥发 性储存元件之第一编程条件且在该第一编程条件 持续的同时建立一用于该第二非挥发性储存元件 之独立的第二编程条件,该控制电路基于该第一编 程条件引起该第一非挥发性储存元件之编程且基 于该第二编程条件引起该第二非挥发性储存元件 之编程。 32.如请求项31之系统,其中: 该第一非挥发性储存元件之该编程步骤包括将一 编程脉冲施加于该第一非挥发性储存元件,且该第 二非挥发性储存元件之该编程步骤包括将一编程 脉冲施加于该第二非挥发性储存元件。 33.如请求项31之系统,其中: 该建立一第一编程条件之步骤包括使一第一値施 加于该共同源极/汲极控制线、使与该组相关之字 元线接收一或多个提升电压,及使一与该组相关之 边界非挥发性储存元件断开;且 该建立一第二编程条件之步骤包括使一第二値施 加于该共同源极/汲极控制线,及使与该组相关之 该等字元线之至少一子组接收提升电压。 34.如请求项31之系统,其中: 该第一非挥发性储存元件及该第二非挥发性储存 元件为在一NAND串上之NAND快闪记忆体装置; 该共同源极/汲极控制线为一连接至该NAND串之位 元线; 该共同选择线为一用于该NAND串之汲极侧选择闸极 控制线;且 该第一非挥发性储存元件之该编程在时间上与该 第二非挥发性储存元件之该编程重叠。 35.如请求项34之系统,其中: 该第一非挥发性储存元件之该编程步骤包括将一 编程脉冲施加于该第一非挥发性储存元件,且该第 二非挥发性储存元件之该编程包括将一编程脉冲 施加于该第二非挥发性储存元件; 该建立一第一编程条件之步骤包括使一第一値施 加于该共同源极/汲极控制线、使与该组相关之字 元线接收一或多个提升电压,及使一与该组相关之 边界非挥发性储存元件断开;且 该建立一第二编程条件之步骤包括使一第二値施 加于该共同源极/汲极控制线,及使与该组相关之 该等字元线之至少一子组接收提升电压。 36.一种用于编程非挥发性储存器之方法,其包含: 建立一用于一第一NAND串上之一第一非挥发性储存 元件的第一编程条件; 在该第一编程条件持续的同时建立一用于该第一 NAND串上之一第二非挥发性储存元件之第二编程条 件,该第一编程条件独立于该第二编程条件;及 使用该第一编程条件来编程该第一非挥发性储存 元件,且使用该第二编程条件来编程该第二非挥发 性储存元件。 37.一种用于编程非挥发性储存器之方法,其包含; 将一第一値施加于一位元线; 提升与一组非挥发性储存元件相关之字元线,以基 于该第一値来产生一第一条件,该组非挥发性储存 元件与该位元线相关; 断开该组之一第一非挥发性储存元件,以维持用于 该组之一第二非挥发性储存元件的该第一条件; 将一第二値施加于该位元线; 提升该等字元线之至少一子组,以基于该第二値产 生一用于该组之一第三非挥发性储存元件之第二 条件,该第一条件与该第二条件在时间上重叠;及 编程该第二非挥发性储存元件及该第三非挥发性 储存元件。 38.如请求项37之方法,其中: 该第二非挥发性储存元件及该第三非挥发性储存 元件之该编程步骤包括将一编程脉冲施加于该第 二非挥发性储存器及将一编程脉冲施加于该第三 非挥发性储存元件。 39.如请求项37之方法,其中: 该组非挥发性储存元件为一NAND串。 40.如请求项37之方法,其中: 该第一非挥发性储存元件、该第二非挥发性储存 元件及该第三非挥发性储存元件为在一NAND串上之 多状态NAND快闪记忆体装置。 图式简单说明: 图1为一NAND串之俯视图。 图2为该NAND串之等效电路图。 图3为该NAND串之横截面图。 图4为一非挥发性记忆体系统之一实施例的方块图 ,其中实施了本发明之各种态样。 图5说明一记忆体阵列之组织的一实例。 图6展示用于一多状态非挥发性记忆体装置之临限 电压分布。 图7描绘一编程电压讯号,其包括量値随时间流逝 而增大之一系列编程脉冲。 图8描绘来自图7之讯号之三个编程脉冲及在该等 编程脉冲之间的验证脉冲。 图9描绘一NAND串。 图10为描述一用于编程快闪记忆体之过程的一实 施例之流程图。 图11为描述一用于建立编程条件之过程的一实施 例之流程图。 图12为描述在编程过程期间各种讯号之状态的时 序图。 图13为描述一用于建立编程条件之过程的一实施 例之流程图。 图14为描述一用于验证之过程的一实施例之流程 图。
地址 美国