首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
METHOD OF LOGIC SIMULATION OF SEMICONDUCTOR INTEGRATED CIRCUIT
摘要
申请公布号
JPH08186178(A)
申请公布日期
1996.07.16
申请号
JP19940339632
申请日期
1994.12.28
申请人
YAMAHA CORP
发明人
KIDO SATOHIKO
分类号
H01L21/82;G06F17/50;(IPC1-7):H01L21/82
主分类号
H01L21/82
代理机构
代理人
主权项
地址
您可能感兴趣的专利
一种弯管用弹性芯棒的弹性体设计方法
一种智能保险柜的控制方法
一种输入电流测控电路
一种带分离式童锁的饮水机的冰箱
一种面料漂白多功能助剂
用于控制用于存储添加剂并将添加剂注入到发动机排放气体中的系统的运行的方法和系统
平推式垃圾压缩设备
建筑墙面涂敷装饰工艺
一种具有承压结构的全玻璃真空太阳能直通式真空板
一种飞行器安全起飞控制方法及装置
一种软管排水管装置
新型地下连续墙骨架
一种变厚度层连结构织物的制备方法
显示面板、显示装置及像素驱动方法
一种火炬系统
高兼容性IGBT驱动装置
防止泥沙掉入井口的沙井盖
一种利用异丁烯生产异戊烯醇的方法
一种新型光电互补LED路灯
一种咳痰管路