| 摘要 |
본 발명은 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판에 관한 것으로, 보다 상세하게는 세라믹 본체 내에서 제1 및 제2 외부 전극과 각각 접속되고 서로 대향하게 배치된 복수의 제1 및 제2 내부 전극, 세라믹 본체 내에서 제1 및 제2 외부 전극과 각각 접속되고 서로 대향하게 배치되고 제1 및 제2 외부 전극과 접촉하는 면적이 제1 및 제2 내부 전극이 제1 및 제2 외부 전극과 접촉하는 면적과 상이한 제3 및 제4 내부 전극을 포함하고, 제1 및 제2 외부 전극은 내측에 배치된 제1 및 제2 도전층과 외측에 배치된 제1 및 제2 도전성 수지층을 포함하는 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판을 제시한다. |
