| 主权项 |
一种积体电路包封容器,其主体系为一基板,以供 置放晶 粒,并在将晶粒安装在基板上后,于基板上及晶粒 上覆以 胶体封合成一完整的积体电路包封容器,该基板之 顶面上 设有一垫子区,以供置放积体电路晶粒;在垫子区 之周边 设有数条个别独立的金属引线,其并不直接与垫子 区相接 触,该金属引线数目系对应于积体电路晶粒输出端 之数目 ;该基板之周边处设有数个个别独立的外接脚区, 而每一 金属引线系连接与其对应之外接脚区,其特征在于 :该外 接脚区系在基板之底部及在周边的数个缺孔镀设 金属膜, 其中设于缺孔内的金属膜系将设于基板顶部的金 属引线与 设于底部之金属膜相连接。图示简单说明: 图一习用积体电路胶体包装脚架示意图。 图二习用胶体双列直立形包封(PLASTIC-IN-LINE-PNG)剖 面图。 图三A习用小形胶体包封(SMALL OUT-LINE PKG)剖面图。 图三B习用双列小形胶体包封(SMALL OUT-LINE PKG)剖面 图。 图四习用无脚胶体晶粒包封(PLASTIC LEAS-LESS CH-IP) 剖面图。 图五为本创作积体电路包封容器之立体局部剖视 图。 图六为本创作积体电路包封容器之基板立体图。 图七A为本创作积体电路包封容器之基板外接脚区 之俯视 图(局部)。 图七B为本创作积体电路包封容器之基板外接脚区 之仰视 图(局部)。 图八为本创作积体电路包封容器大量生产制造时, 该基板 表面示意图。 图九为本创作积体电路包封容器之基板设计成多 层式时, 其各层板体利用钻孔及化学镀膜技术在孔内壁镀 金属膜等 |
