| 主权项 |
1. 一种将多个电子模组之每一模组的所选出侧表 面予以 金属化之方法,该金属化方法包括如下步骤: (a) 形成一含有该等电子模组之堆叠,使得该等电 子模组 之所选出侧表面皆共平面,该形成堆叠之步骤包含 利用一 介于该堆叠中两相邻电子模组之间的工作件,该工 作件具 有一第一侧表面,对应于该等电子模组之所选出共 平面侧 表面,工作件之第一侧表面至少具有一区域与该等 电子模 组之所选出共平面侧表面不共面;以及 (b) 将该堆叠内该等电子模组之所选出侧表面予以 金属化 以形成一堆叠金属化图型,该堆叠金属化图型在工 作件第 一侧表面的不共面区域系自动地与该等电子模组 所选出之 共平面侧表面呈不连续。2. 根据申请专利范围第1 项之金属化方法,其中每一电子 模组皆含有一半导体晶片,且其中之形成步骤(a)包 含利 用该堆叠中之多个工作件,每一工作件皆置于堆叠 内之两 相邻半导体晶片间。3. 根据申请专利范围第1项之 金属化方法,其中每一电子 模组含有n个半导体晶片,其中n为大于或等于2之整 数, 且其中之形成步骤(a)包括于形成该堆叠之同时,将 n个导 体晶片相叠层以形成该等电子模组之每一电子模 组。4. 根据申请专利范围第3项之金属化方法,其 中每一电子 模组内该等n个导体晶片之每一晶片皆具有两实质 上相平 行之主表面,且其中之形成步骤(a)包括对每一电子 模组 之n个半导体晶片予以叠层在一起,使得每一半导 体晶片 之一主表面系与一相邻半导体晶片之主表面相叠 。5. 根据申请专利范围第1项之金属化方法,另包 括将该堆 叠于该工作件处予以分段之步骤,该分段步骤系于 金属化 步骤(b)之后,且发生于堆叠金属化图型中之自动不 连续 处。6. 根据申请专利范围第1项之金属化方法,其 中之形成步 骤(a)包括利用多个工作件以使每一工作件皆存在 于该堆 叠内多个电子模组之两相邻电子模组之间。7. 根 据申请专利范围第1项之金属化方法,其中之形成 步 骤(a)另包括于工作件之第一侧表面内产生该不共 面区域 ,该产生步骤包含优先移除工作件中之材料以形成 一沟道 ,该沟道于第一侧表面中含有与该堆叠内多个电子 模组所 选出侧表面不共面之区域。8. 根据申请专利范围 第7项之金属化方法,其中优先移除 材料之步骤包括将材料移除到沟道具有一足以防 止该沟道 与由金属化步骤(b)所形成之堆叠金属化图型相桥 接之深 度为止。9. 根据申请专利范围第1项之金属化方法 ,其中工作件包 含一具有第一主表面与第二主表面的分离基片,该 第一及 第二主表面实质上相平行,该工作件另包含一分离 材料层 ,置于该第一及第二主表面之至少其中之一上,且 其中之 形成步骤(a)包含优先将该分离材料层之一部分予 以移除 ,以于工作件之第一侧表面中界定出与该堆叠内该 等电子 模组之所选出共平面侧表面不共面之区域。10. 根 据申请专利范围第9项之金属化方法,其中工作件 另包含一暂时黏着层,且其中该金属化方法另包括 于金属 化步骤(b)之后,沿暂时黏着层将该堆叠于工作件处 理予 以分段。11. 根据申请专利范围第1项之金属化方 法,另包括预先 形成每一电子模组之步骤,每一电子模组系由将n 个半导 体晶片相叠层而预先形成,n为大于或等于2之整数, 因而 使每一半导体晶片之一主平面表面连接到该电子 模组内一 相邻半导体晶片之主平面表面。12. 根据申请专利 范围第11项之金属化方法,其中每一电 子模组具有两末端半导体晶片,且其中该叠层步骤 包含将 该等半导体晶片予以叠层以使每一电子模组中每 一末端半 导体晶片皆含有一主动半导体晶片。13. 根据申请 专利范围第12项之金属化方法,其中之形成 步骤(a)包含利用多个工作件来形成该堆叠,每一工 作件 系连结至该堆叠中一相邻电子模组之一末端表面 。14. 根据申请专利范围第13项之金属化方法,其中 每一工 作件系预先形成多个层,至少一层含有一分离材料 层,且 其中之形成步骤(a)包括将每一工作件之分离材料 层予以 优先移除以于工作件之第一侧表面内界定出与该 堆叠内多 个电子模组之所选出共平面侧表面不共面之区域 。15. 根据申请专利范围第14项之金属化方法,另包 括有步 骤将该堆叠内多个电子模组之所选出侧表面予以 绝缘,其 后将来自至少某些半导体晶片之传输线露出于所 选出之侧 表面上,该等半导体晶片可形成该堆叠内之每一电 子模组 。16. 根据申请专利范围第15项之金属化方法,其中 之金属 化步骤(b)包括不管置于堆叠中的该等工作件,将该 等电 子模组之所选出侧表面上之该堆叠金属化图型予 以沈积及 图型化。17. 根据申请专利范围第16项之金属化方 法,另包括有步 骤于金属化步骤(b)之后,于每一工作件处将该堆叠 予以 分段,该分段步骤利用该等工作件每一第一侧表面 中不共 面区域处之堆叠金属化图型的自动不连续性,使得 该堆叠 之分段不致损害该等电子模组之所选出共平面侧 表面上的 堆叠金属化图型。18. 一种施加一转移层至一半导 体晶片之一平面主表面的 方法,该方法包括如下步骤: (a) 提供一具有多个层之工作件,其中之一层含有 该转移 层; (b) 暂时将该工作件连接到半导体晶片之平面主表 面,以 使转移层连接至半导体晶片之平面主表面;以及 (c) 将工作件之一部分与半导体晶片分开,该分开 之步骤 是要使转移层仍与半导体晶片之平面主表面保持 连接。19. 根据申请专利范围第18项之方法,其中之 提供步骤(a )包括提供该工作件以使该等层中含有转移层的那 一层为 一绝缘层。20. 根据申请专利范围第18项之方法,其 中之提供步骤(a )包括提供该工作件以使该等层中含有转移层的那 一层为 一金属化层,且暂时连接步骤(b)包括将该金属化层 电连 接至半导体晶片。21. 根据申请专利范围第20项之 方法,其中将金属化层电 连接至半导体晶片之步骤包括于金属化层与半导 体晶片之 间提供金属互连,以使金属化层电连接至半导体晶 片。22. 根据申请专利范围第18项之方法,其中之转 移层含有 一主动电路层,且其中之暂时连接步骤(b)包括将该 主动 电路层经由金属互连而电连接至半导体晶片。23. 根据申请专利范围第22项之方法,其中之暂时连接 步 骤(b)包括,于将主动层电连接至半导体晶片之金属 互连 的四周提供以绝缘。24. 根据申请专利范围第18项 之方法,另包括有施加一金 属化图型至半导体晶片之一侧表面的步骤,该施加 步骤系 于暂时连接步骤(b)之后,而于分离步骤(c)之前。25. 根据申请专利范围第24项之方法,另包括有步骤, 于 分离步骤(c)之前,施加至少一焊料块至半导体晶片 侧表 面上之金属化图型。26. 根据申请专利范围第18项 之方法,其中该等转移层系 予以施加至该等半导体晶片,使得每一转移层施加 至该等 半导体晶片之一相邻半导体晶片的一平面主表面, 且其中 之提供步骤(a)包括提供多个工作件,每一工作件具 有该 等转移层之一层,且其中之暂时连接步骤(b)包括形 成成 该等半导体晶片与该等工作件之一堆叠,使得每一 工作件 系置于邻接至少一半导体晶片之一平面主表面,其 中该等 半导体晶片与该等工作件于该堆叠内相互间插。 27. 一种用以将一半导体晶片之一侧表面予以金属 化之方 法,该方法包括如下步骤: (a) 提供一工作件; (b) 将工作件连接至半导体晶片; (c) 直接对半导体晶片之侧表面金属化以于其上产 生一金 属化图型;以及 (d) 分开工作件与半导体晶片,而不致破坏半导体 晶片侧 表面上的金属化图型。28. 根据申请专利范围第27 项之方法,其中之半导体晶片 含有一平面主表面,且其中之连接步骤(b)包括将工 作件 予以连接至半导体晶片之平面主表面。29. 根据申 请专利范围第28项之方法,其中之工作件具有 多个层,而其中之一层包含一转移层,且其中之连 接步骤 (b)包括将工作件连接至半导体晶片,以于分开步骤 (d)后 ,该转移层仍保持与晶片连接。30. 根据申请专利 范围第29项之方法,其中之提供步骤(a )包括提供一含有一转移层之工作件,而该转移层 具有一 绝缘层。31. 根据申请专利范围第29项之方法,其中 之提供步骤(a )包括提供一含有一转移层之工作件,而该转移层 具有一 金属化层。32. 根据申请专利范围第31项之方法,另 包括有步骤将金 属化层电连接至半导体晶片及/或形成于半导体晶 片侧表 面上之金属化图型。33. 根据申请专利范围第29项 之方法,其中之提供步骤(a )包括提供一含有一转移层之工作件,该转移层含 一主动 电路层,且其中该方法另包括有步骤将该主动电路 层电连 接至半导体晶片及/或半导体晶片侧表面上之金属 化图型 。34. 根据申请专利范围第29项之方法,其中之连接 步骤(b )包括将转移层连接至半导体晶片。35. 根据申请 专利范围第27项之方法,其中之金属化步骤 (c)包括提供金属互连作为金属化图型之一部分以 供连接 半导体晶片至外部电路。36. 一种将一电子模组之 一所选出侧表面与一末端表面予 以金属化之方法,该方法包括如下步骤; (a) 提供一具有多个层之工作件,其中之一层含一 金属化 层; (b) 暂时将工作件连接至电子模组以使工作中之金 属化层 连络至电子模组之末端表面; (c) 于电子模组之所选出侧表面上形成一金属化图 型;以 及 (d) 将工作件之一部分与电子模组分开,而使金属 化层仍 与电子模组之末端表面相连结。37. 根据申请专利 范围第36项之方法,另包括有步骤将电 子模组之所选出侧表面上的金属化图型予以电连 接至连结 在电子模组末端表面之金属化层。38. 根据申请专 利范围第36项之方法,其中之形成步骤(c )包括于电子模组之选出侧表面上形成该金属化图 型,使 得金属化图型一部分经由工作件而延伸超过电子 模组之末 端表面,金属化图型之延伸可促成所选出侧表面上 的金属 化图型电连接至连结在电子模组末端表面上的金 属化层。39. 根据申请专利范围第38项之方法,其中 之提供步骤(a )包括提供具有多个层之工作件,而使其中之一层 含有一 暂时黏着层,且其中之分开步骤(d)包含将工作件之 一部 分于该暂时黏着层处与电子模组分开。40. 根据申 请专利范围第39项之方法,其中金属化图型在 电子模组侧表面上的延伸量实质上与工作件之暂 时黏着层 的厚度相等。41. 根据申请专利范围第36项之方法, 其中之电子模组包 括多个半导体晶片,且其中之形成步骤(c)包括于电 子模 组之所选出侧表面上形成该金属化图型,以使至少 某些半 导体晶片可电气互连。42. 根据申请专利范围第41 项之方法,其中之电子模组包 含一邻接该电子模组末端表面之末端半导体晶片, 该末端 半导体晶片包含一主动半导体晶片,该方法另包括 有步骤 将电子模组之所选出侧表面上的金属化图型电连 接至连结 在电子模组末端表面上的金属化层。43. 一种帮助 制造半导体晶片结构之工作件,该工作件系 于该等半导体晶片之一堆叠内插入两相邻半导体 晶片之间 ,该堆叠中之半导体晶片含有蚀刻特性相似之基片 ,该工 作件包括: 一分离基片,其蚀刻特性符合该堆叠中半导体晶片 之基片 的类似蚀刻特性;以及 一连接至分离基片之分离材料层,其性质与分离基 片不同 ,而使其本身可优先移除。44. 根据申请专利范围 第43项之工作件,另包括一连接至 分离材料层之暂时黏着层,该暂时黏着层有助于工 作件之 插入该半导体晶片堆叠内。45. 根据申请专利范围 第43项之工作件,其中之分离基片 具有一第一主表面与一第二主表面,该等主表面互 相平行 ,且其中该材料层系邻接第一主张表面,而工作件 另包括 一邻接该分离材料层之第一暂时黏着层,与一邻接 分离基 片之第二主表面的第二暂时黏着层。46. 根据申请 专利范围第45项之工作件,另包括一邻接该 第一暂时黏着层之转移层,转移层含有一绝缘层、 一金属 化层与一主动表面层。47. 根据申请专利范围第43 项之工作件,其中之分离基片 具有一第一主表面及一第二主表面,该等主表面相 平行, 且该分离材料层含有一第一分离材料层及一第二 分离材料 层,该第一分离材料层邻接分离基片之第一表面, 而第二 分离材料层则邻接分离基片之第二表面,该分离工 作件另 包括一第一暂时黏着层与一第二暂时黏着层,该第 一暂时 黏着层与第一分离材料层相邻,而第二暂时黏着层 则与第 二分离材料层相邻。48. 一种帮助半导体晶片结构 之制造的工作件,该工作件 供暂时插入半导体晶片之一堆叠中,每一半导体晶 片具有 一表面积相似之平面主表面,该工作件包括: 一具有一平面主表面之分离基片; 一置于分离基片之平面主表面上的可移除层;以及 一置于可移除层之露出表面上的转移层,该转移层 具有一 实质上平行延伸至分离基片之平面主表面的露出 主表面, 转移层之主表面的表面积与半导体晶片堆叠中每 一半导体 晶片之每一平面主表面的表面积相同。49. 根据申 请专利范围第48项之工作件,其中之转移层含 有一电绝缘层,用以于工作件暂时插入半导体晶片 堆叠中 时,连结至此堆叠内之一相邻半导体晶片。50. 根 据申请专利范围第48项之工作件,其中之转移层含 有一金属化层,用以于工作件暂时插入半导体晶片 堆叠中 时,连结至一相邻半导体晶片之一露出表面。51. 根据申请专利范围第48项之工作件,其中之转移层 含 有一主动电路层,用以于工作件暂时插入半导体晶 片堆叠 中时,连结至一相邻半导体晶片之一露出表面。52. 根据申请专利范围第48项之工作件,其中之转移层 含 有一永久黏着层,用以于工作件暂时插入半导体晶 片堆叠 中时,连结至一相邻半导体晶片之一露出表面。53. 根据申请专利范围第48项之工作件,其中之可移除 层 含有一暂时黏剂。图示简单说明: 图1所示为根据本发明之第一观点,使用两个元件 来制作 单片电子模组的实施例图; 图2所示为根据本发明之含有多个电子模组的长堆 叠结构 的部分图形,用以供侧表面金属化,每一电子模组 系由多 重半导体晶片所形成; 图3所示为图2之长堆叠结构难移除该堆叠结构之 所选定侧 表面后的部分图形; 图4所示为图3之长堆叠结构在将该堆叠结构之所 选定侧表 面予以绝缘及抛光后之部分图形; 图5所示为图4之长堆叠结构在优先移除沿该堆叠 之所选定 侧表面的分离材料层后的部分图形; 图6所示为图5之长堆叠结构在侧表面金属化后的 部分图形 ,其显示出工作件上金属化的不连续; 图7所示为根据本发明所得到之最后单片电子模组 的部分 图形; 图8所示为根据本发明之分离工作件的另一实施例 图; 图9所示为以图8之工作件将多重半导体晶片予以 叠层所形 成的长堆叠结构的部分图形,工作件系置于该堆叠 结构的 两相邻半导体晶片之间; 图10所示为图9之长堆叠结构在将该堆叠结构之所 选出侧 表面上沈积一第一绝缘层后的部分图形; 图11所示为图10之长堆叠结构在将该堆叠结构之所 选出侧 表面上的绝缘层予以图型化并移除之后的部分图 形; 图12所示为图11之长堆叠结构在将该堆叠结构之所 选出侧 表面予以金属化后的部分图形; 图13所示为图12之长堆叠结构在将该堆叠结构之所 送出侧 表面之第二绝缘层予以沈积并图型化之后的部分 图形; 图14所示为将图13之长堆叠结构沿工作件之暂时黏 着层予 以分离后所得到之单片电子模组的部分图形; 图15所示为根据本发明之工作件的另一替代实施 例图; 图16所示为将多重半导体晶片以及图15之工作件予 以叠层 为一堆叠结构所形成之长堆叠结构的部分图形; 图17所示为图16之长堆叠结构在将该堆叠结构之所 选出侧 表面上的绝缘层予以沈积并图型化之后的部分图 形; 图18所示为图17之长堆叠结构在将所选出侧表面上 之金属 予以沈积并图型化后的部分图形; 图19所示为图18之长堆叠结构在将所选出侧表面上 之金属 上方的绝缘层予以沈积并图型化之后的部分图形; 图20所示为将图19之长堆叠结构沿工作件之暂时黏 着层予 以分离所得到的单片电子模组之部分图形; 图21a-21c所示为制作中之工作件的进一步图示,根 据本 发明之另一实施例,此工作件具有一主动电路层; 图22所示为将多重半导体晶片与图21c之工作件予 以叠层 后所形成之长堆叠结构的部分图形,工作件系置于 堆叠结 构内两半导体晶片之间; 图23所示为图22之长堆叠结构在将该堆叠结构之所 选出侧 表面予以金属化处理之后的部分图形; 图24所示为将图23之长堆叠结构沿工作件之暂时黏 着层予 以分段所得到的单片电子模组之部分图形; 图25a所示为根据本发明另一观点之工作件与半导 体晶片 结构之实施例图; 图25b为根据本发明之工作件及半导体晶片结构的 另一实 施例图; 图26所示为图25a在半导体晶片上形成侧表面金属 化及焊 料块(solder bump)之后的图形; 图27所示为将工作件及半导体晶片沿暂时黏着层 予以分离 后所得到之单片电子模组; 图28所示为图25b之工作件及半导体晶片结构在半 导体晶 片之所选出侧表面上形成金属化薄层及接触块之 后的图形 ; 图29所示为将多个工作件与多重半导体晶片交互 叠层从所 形成之长堆叠结构,此等工作件仍包含本发明之另 一实施 例;以及 图30所示为图29之长堆叠结构于其半导体晶片所选 出侧表 |
