发明名称 供电路连接用之装置
摘要 一种供串联连接于电路之一线路内之装置,此装置包括:(1) 一对埸效电晶体(FET),此等电晶体串联于电路中之一线路,内此对电晶体以彼等之源极连接在一起,或者以彼等之汲极连接在一起,彼等之状态由施于彼等闸极上之电压予以改变;(2) 一控制装置,连接于该等FET 中之至少一FET 之闸极上;该控制装置响应该线路上之过量电流,因而改变该对FET 中之至少一FET 之状态。
申请公布号 TW280046 申请公布日期 1996.07.01
申请号 TW082109467 申请日期 1993.11.11
申请人 雷臣股份有限公司 发明人 丹尼斯.马哥里.普瑞尔;麦可.查理斯
分类号 H01H79/00;H02H3/87 主分类号 H01H79/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1. 一种供电路连接用之装置,此装置包括: (1)一对场效电晶体(FET),彼等串联连接于电路中之 一线 路内,此对电晶体以彼等之源极连接在一起或者以 彼等之 汲极连接在一起,彼等之状态由施于彼等闸极上之 电压予 以改变; (2)一控制装置,连接于该对FET中之至少一FET之闸极 上 ; 该控制装置响应该线路上之过量电流,因而改变该 对FET 中之至少一FET之状态。2. 根据申请专利范围第1项 之装置,其中每一FET均为一 加强型FET,此FET被加于其闸极上之电压予以偏压而 导电 ,此电压可被该控制装置去掉。3. 根据申请专利范 围第1项之装置,其中每一FET为一空 乏型FET,此FET可由控制装置使之转换而停止导电。 4. 根据申请专利范围第2或3项之装置,其中该控制 装置 系自跨于该供串联连接于电路内之装置上之电压 降而获得 电能。5. 根据申请专利范围中第4项之装置,其中 该控制装置包 括一对控制电晶体,每一控制电晶体连接于该对FET 中之 一FET之闸极与源极之间,当该供串联连接于电路内 之装 置遭遇过量电流时,该控制电晶体被施以偏压而成 导电状 态。6. 根据申请专利范围中第5项之装置,其中该 对FET为加 强型FET,且该等控制电晶体系被安排成,当彼等导 电时 ,彼等使FET之闸极与源极短路。7. 根据申请专利范 围中第5项之装置,其中该对FET为空 乏型FET,及该控制电晶体系被安排成,当彼等导电 时, 彼等连接位于该对FET之闸极与源极之间之一电压 源。8. 根据申请专利范围第1项之装置,其中一个 控制电晶体 或每一控制电晶体之基极或闸极系保持于横跨在 该供串联 连接于电路内之装置之一分压器中。9. 根据申请 专利范围第1项之装置,其中该控制装置另外 响应一外部选通信号相,此信号改变闸极上之电压 ,因而 改变FET之状态。10. 根据申请专利范围第1项之装 置,此装置系用以连接 于通信线路中,此装置包括连接于线路中之一导线 中之第 一对FET(1)及控制装置(2)及包括连接于线路中之第 二导 线中之第二对FET(1)及控制装置(2)。11. 根据申请专 利范围第1项之装置,此装置系用以连接 于通信线路中,此装置另外包括一分流开关,此开 关将线 路之导线相互连接,或者于一个或另一个控制启动 时将线 路之一导线与一接地端相互连接。12. 根据申请专 利范围第1项之装置,其中当FET之V@ssD@ ssS增加时,该控制装置致使至少一n通道FET之V@ssG@ ssS 减小,因而致使FET展现折回特性;或于其中当该FET 之V@ ssD@ssS增加时,该控制装置致使至少一p通道FET之V@ ssG @ssS增加,因而致使FET展现折回特性。13. 根据申请 专利范围第12项之装置,其中折回处理包括 正回馈,此系由于FET之通道电阻随V@ssG@ssS数値改变 而 增加之结果。图示简单说明: 图1为使用二加强型FET之一装置之电路图; 图2为使用二空乏型FET之一装置之电路图; 图3为使用二对FET之二控制装置之一装置之电路图 ;及
地址 英国