电子元件及其制造方法

摘要

本发明的目的系在于提供一个绝缘耐压比从前改善很多的良质电子元件及以稳定的高良率来得到高耐压绝缘膜的电子元件的制造方法。本发明的特征，简单地说系：针对于，在至少表面为绝缘性的基体的该表面，形成导电性的配线图案（pattern），而将前述基体及前述配线图案的一部份或全部披覆上绝缘层而形成的电子元件，其特征为：前述绝缘层是由：至少前述图案的台阶（step）部附近的氧含量是在１０个原子百分比（atom％）以下的，氮化矽（ＳｉＮ）所构成的。再者，前述绝缘层是以电浆化学气相沈积（plasma chemical vapwdepositom）法来成膜，其成膜条件系：成膜温度Ｔ（℃），离子流量（ion flux）Ｉ（安培）（ampere，A）、成膜速度ν（毫微米／分钟）（ｎｍ／ｓｅｃ）满足Ｔ＞－６５１（Ｉ／Ｖ）＋３９０．１５０≦Ｔ≦３５０（注：离子流量；为每６０×６０平方公分（c㎡）的电流量（安培））的关系式。

主权项

1. 一种电子元件,系针对于,在至少表面为绝缘性的基体的该表面,形成导电性的配线图案,而将前述基体及前述配线图案的一部份或全部披覆上绝缘层而形成的电子元件,其特征为:前述绝缘层是由:至少前述图案的台阶部附近的氧含量是在10个原子百分比以下的氮化矽所构成的。2. 如申请专利范围第1项之电子元件,其中前述的绝缘层是由电浆化学气相沈积法所形成。3. 如申请专利范围第1或第2项之电子元件,其中前述的绝缘层的厚度是200-400毫微米。4. 如申请专利范围第1-3项中的任1项的电子元件,其中前述配线图案与前述基体间的接触角度为60-90。5. 如申请专利范围第1-4项中的任一项的电子元件,其中前述电子元件为逆交错型的薄膜电晶体;前述配线图案为闸极配线;前述氮化矽膜为闸极绝缘膜。6. 一种电子元件的制造方法,系针对于,在至少表面为绝缘性的基体的该表面,形成导电性的图案,而将前述基体及前述配线图案的一部份或全部披覆上氮化矽绝缘层而形成的电子元件的制造方法,其特征为:前述绝缘层是以电浆化学气相沈积法来成膜,其成膜条件系:成膜温度T(℃),离子流量I(安培)、成膜速度(毫微米/公分)满足:T≧-651(I/V)+390150≦T≦350(注:离子流量为每6060平方公分的电流量(安培))的关系式。图示简单说明:第1图系实施例中显示所制的TFT的平面图。第2图系图1的-'的断面图。第3图系氮化矽绝缘膜的绝缘耐压及离子流量(I)/成膜速度()之间的关系图。第4图系能够得郅高耐压绝缘膜的成膜条件的显示图第5图系显示台阶部的穿透式电子显微镜像及氧含量分布的模式图。第6图系台阶部的氧含量与绝缘耐压的关系图。第7图系显示从来的TFT的平面图。