| 摘要 |
<P>La présente invention concerne un processeur pipeline comprenant plusieurs circuits opérateurs (10, 16, 18) pour faire évoluer, par étapes affectées respectivement aux opérateurs, chaque instruction à exécuter d'un état initial vers un état exécutable. Il comprend une table mémoire (22) dont les emplacements reçoivent des instructions à une première étape d'évolution, fournies par un premier (10) des opérateurs, les autres opérateurs étant connectés à la table pour faire évoluer chaque instruction de la table dans son emplacement.</P>
|
