| 摘要 |
In einer Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten (1 ... 5), auf welche die Master-Einheit mit Adressen über einen Adress-, Daten- und Steuerleitungen (SL, AL, DL) aufweisenden Bus (SYB) lesend und/oder schreibend zugreift, wird die Einstellung der Zugriffsadressen dadurch vereinfacht, dass die Slave-Einheiten (1 ... 5) jeweils ein durch ein Adresseinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) aktivierbares Adressregister (BC) aufweisen, dass während einer Adresseinstellphase die Adresseinstellsignale (SEL0, SEL1, SEL2, SEL3, SEL4) taktgesteuert freischaltbar sind, dass die Master-Einheit der Slave-Einheit, deren Adresseinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) freigeschaltet ist, die Zugriffsadresse über die Datenleitungen in das Adressregister (BC) einschreibt und dass die Slave-Einheit (1 ... 5) nach der Adresseinstellung das Adresseinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) der nächsten Slave-Einheit (1, ...) freischaltet. Die Erfindung wird angewandt in speicherprogrammierbaren Steuerungen.
|
