| 发明名称 |
TEST PATTERN FORMING METHOD FOR LOGIC INTEGRATED CIRCUIT AND TESTING METHOD USING THE SAME |
| 摘要 |
|
| 申请公布号 |
JPH08114656(A) |
申请公布日期 |
1996.05.07 |
| 申请号 |
JP19940250331 |
申请日期 |
1994.10.17 |
| 申请人 |
FUJITSU LTD |
发明人 |
TAKEYAMA KOJI;ETO TAKESHI |
| 分类号 |
G01R31/3183;(IPC1-7):G01R31/318 |
主分类号 |
G01R31/3183 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
