| 摘要 |
1. 청구범위에 기재된 발명이 속한 기술분야; 전자 교환기의 피씨엠 패턴 데이타의 발생회로이다. 2. 발명이 해결하려고 하는 기술적 과제; 신뢰성 확보 및 저렴한 원가부담을 갖는 패턴 데이타 발생회로를 제공함에 있다. 3. 발명의 해결방법의 요지; 본 발명의 회로는 프레임 싱크에 응답하여 16진수 4에서 B까지의 데이타를 4비트 출력단 Q3, Q2, Q1, 및 Q0을 통해 제공하는 카운팅 부와; 상기 출력단 Q3및 Q2으로부터 제공되는 데이타틀 논리곱하고 그 논리곱된 데이타를 인버팅하여 논리곱 데이타 및 제1인버 팅 데이타를 발생하는 제1논리부와; 상기 출력단 Q1 및 Q0으로부터 제공되는 데이타를 배타적으로 논리합하고 그 논리합된 데이타를 인버팅 하여 배타적 논리합 데이타 및 제2인버팅 데이타를 발생하는 제2논리부와; 선택신호에 응답하여 상기 논리곱 데이타 및 상기 제1인버팅 데이타중의 하나를 선택적으로 출력하는 멀티플렉서와; 상기 프레임 싱크를 인가되는 시스템 클럭으로써 래치하여 병렬 로드신호를 발생하는 래치부와; 상기 병렬로드신호에 응답하여 상기 배타적 논리합 데이타, 상기 멀티플렉서의 출력을 반전시킨 데이타, 상기 제2인버팅 데이타, 상기 멀티플렉서의 출력을 반전시킨 데이타, 상기 제2인버텅 데이타, 상기 멀티플렉서의 출력 데이타, 상기 논리곱 데이타, 및 상기 출력단 Q3의 출력 데이타를 로드하고, 상기 시스템 클럭에 응답하여 상기 로드된 데이타를 상기 피씨엠 패턴 데이타로서 직렬로 출력하는 시프트 레지스터를 포함한다. |
