| 主权项 |
1. 一种半导体装置,其具有一种模式,在该模式中, 由 外部位址信号所指定之位址位置可在至少一个其 中可根据 指定之资料而内部产生一位址位置的模式中被存 取,此半 导体装置包括: 一般记忆体晶胞阵列; 在指定之替代单元中之冗位记忆体晶胞,用以替代 该一般 记忆体晶胞阵列中之故障晶胞; 一冗位决定电路,用以在多数种模式中决定该模式 是否为 实际存取位址位置为替代位置的模式,而该模式在 替代记 忆体晶胞的存取态状下进行控制,而使冗位记忆体 晶胞阵 列之替代记忆体晶胞被存取,且该模式在其他状态 下进行 控制而使该一般记忆体晶胞阵列被存取;与 一决定模式的模式决定电路; 其中,由该模式决定电路所决定之该模式决定以及 被存取 之位址位置是否为替代记忆体晶胞之决定至少有 一部分是 并行执行。2. 如申请专利范围第1项之半导体记忆 体装置,进一步包 括至少一个内部位址产生电路,其可自动在内部产 生一信 号,该信号根据指定资料要求将被存取之位址位置 ,其中 该冗位决定电路具有外部位址冗位决定电路,其可 决定由 该外部位址信号所指定之位址位置是否为替代记 忆体晶胞 ,并具有至少一个内部位址冗位决定电路,其可决 定由该 等至少一个内部位址产生电路所产生之内部位址 信号所指 定之位址位置是否为替代记忆体晶胞,至少一个内 部位址 产生电路,其可自动在内部产生一信号,该信号根 据指定 资料要求将被存取之位址位置,并进一步包括一决 定结果 交换电路,其可选择来自该外部位址冗位决定电路 与该内 部位址冗位决定电路之一的决定结果,至少一个内 部位址 产生电路,其可自动在内部产生一信号,该信号根 据指定 资料要求将被存取之位址位置,其中,决定由该外 部位址 信号所指定之位址位置是否为替代记忆体晶胞,以 及决定 由该内部位址产生电路所产生之内部位址信号所 指定之位 址位置是否为替代记忆体晶胞此二者至少有一部 分是并行 执行。3. 如申请专利范围第2项之半导体记忆体装 置,进一步包 括决定结果交换电路,藉以根据模式决定结果而使 该外部 位址冗位决定电路与内部位址冗位决定电路之一 的结果被 选取。4. 如申请专利范围第1项之半导体记忆体装 置,进一步包 括至少一个内部位址产生电路,其可自动在内部产 生一个 信号,该信号根据指定资料要求将被存取之位址位 置,其 中该冗位决定电路具有一电路,用以决定实际将被 存取之 位址位置是否为在多数个模式间被共用的替代记 忆体晶胞 ,且其中实际将被存取之位址位置是否为在多数个 模式间 被共用之替代记忆体晶胞之该等决定系依序执行 。5. 如申请专利范围第4项之半导体记忆体装置, 进一步包 括: 一输入交换电路,其可执行交换而使该外部位址信 号与该 至少一个内部位址信号中的一个被输出至该冗位 决定电路 ; 一决定结果保持电路,其可保持由该冗位决定电路 所决定 之结果;与 一决定结果交换电路,其可根据模式决定结果而选 择由该 冗位决定电路依序决定之结果中的一个。6. 如申 请专利范围第4或5项之半导体记忆体装置,其中 该内部位址产生电路在下一个存取循环开始之前 产生一个 标示将被存取的下一个位址的信号,且由该等多数 种模式 所共用之该电路在该模式决定电路决定模式的同 时决定由 该外部位址信号所指定之位址位置是否为替代记 忆体晶胞 ,并决定由该内部位址产生电路所产生之内部位址 信号之 一所指定之位址位置是否为在该存取循环之前形 成之替代 记忆体晶胞。图示简单说明: 第1图为具有行位址冗位之习知技术之同步DRAM之 结构之 方块图; 第2图为第1图所示之习之技术之操作的时序图; 第3图为习知技术之操作原理之图式; 第4A与4B图为本发明之第二观点之原理的图式; 第5图为本发明之第三观点之原理的图式; 第6图为本发明之第四观点之原理的图式; 第7图为本发明之第一观点之原理的图式; 第8图为本发明之第一实施例之时序图; 第9图为本发明之第二实施例之结构图; 第10图为本发明之第二实施例之时序图; 第11图为本发明之第三实施例之时序图; 第12图为本发明之第三实施例之时序图; 第13图为本发明之第三实施例不同元件之操作与 其中之资 |
