| 主权项 |
1. 一种基准电压产生电路,系具备有: 电流供给装置,系包含绝缘闸型电场效应(field effect) 晶体管,接合于第一电位节点,由前述第一电位节 点来供 给电流; 电流设定装置,系包含绝缘闸型电场效应晶体管, 前述电 流供给装置之供给的电流是不依存于前述第一电 位节点的 电位而成为固定値,来设定前述电流供给装置之供 给电流 ;及 电压产生装置,系包含绝缘闸型电场效应晶体管, 并包含 将前述电流供给装置所供给的电流放电到第二电 位节点的 电流放电装置,而不依存于前述第一电位节点的电 位三固 定基准电压来产生在输出节点上;前述电压产生装 置包含 起因于前述绝缘闸型电场效应晶体管之临界値电 压的温度 依存性的前述基准电压之温度依存性相抵的装置 者。2. 一种基准电压产生电路,系具备有: 第一绝缘闸型电场效应晶体管,系接合在第一基准 电位节 点且具有第一临界値电压,来产生比前述第一基准 电位还 低于前述第一临界値电压之绝对値的电压;及 第二绝缘闸型电场效应晶体管,系接合于前述第一 基准电 位节点,前述第一绝缘闸型电场效应晶体管是根据 产生的 电压将电流供入到输出节点; 第三绝缘闸型电场效应晶体管,系接含于第二基准 电位节 点,且具有第二之临界値电压,由前述第二基准电 位来产 生前述第二临界値电压的绝对値低电压;及 第四之绝缘闸型电场效应晶体管,系前述第三绝缘 闸型电 场效应晶体管根据产生的电压,由前述输出节点将 电流拉 出者。3. 一种基准电压产生电路,系具备有: 第一绝缘闸型电场效应晶体管,系接合于第一基准 电位节 点且具有第一临界値电压,由前述第一基准电位来 产生前 述第一临界値电压的绝对値低电压; 第二绝缘闸型电场效应晶体管,系接合于前述第一 基准电 位节点,根据前述第一绝缘闸型电场效应晶体管产 生的电 压将电流供入到内部节点; 第三绝缘闸型电场效应晶体管,系接连在前述内部 节点和 第二基准电位节点之间,根据前述内部节点之电压 和该闸 之电压的差,将由前述第二绝缘闸型电场效应晶体 管所供 给的电流来放电到前述第二基准电位节点;及 第四绝缘闸型电场效应晶体管,系接连在前述内部 节点和 输出节点之间,而具有前述第二临界値电压,将前 述内部 节点上之电压输出使前述第二临界値电压的绝对 値降低者 。4. 一种基准电压产生电路,系具备有: 第一元件装置,系包含至少一个绝缘闸型电场效应 晶体管 ,将第一基准电位输出使前述至少一个绝缘闸型电 场效应 晶体管之临界値电压只有绝对値降低; 第二元件装置,系包含至少一个之绝缘闸型电场效 应晶体 管,根据前述第一元件装置输出的电压由前述第一 基准电 位外加节点将电流供入到输出节点; 第三元件装置,系包含至少一个之绝缘闸型电场效 应晶体 管,将第二基准电位输出使该至少一个之绝缘闸型 电场效 应晶体管之临界値电压的绝对値部份降低;及 第四元件装置,系包含至少一个之绝缘闸型电场效 应晶体 管,根据前述第三元件装置输出的电压将前述输出 节点之 电流来放电者。5. 一种基准电压产生电路,系具备 有: 第一绝缘闸型电场效应晶体管,系具有第一临界値 电压, 而设置在第一之电位节点和输出节点之间; 第二绝缘闸型电场效应晶体管,系具有第二临界値 电压, 而设置在前述输出节点和第二之电位节点之间; 第三绝缘闸型电场效应晶体管,系具有第三临界値 电压, 将前述第一电位节点的电压外加到前述第一之绝 缘闸型电 场效应晶体管的闸,使前述第三临界値电压的绝对 値降低 ;及 第四之绝缘闸型电场效应晶体管,系具有第四临界 値电压 ,将前述第二电位节点的电压外加到前述第二绝缘 闸型电 场效应晶体管的闸,使前述第四临界値电压的绝对 値降低 者。6. 一种基准电压产生电路,系具备有: 第一绝缘闸型电场效应晶体管,系具有第一临界値 电压, 而接连在第一电位节点和内部节点之间; 第二绝缘闸型电场效应晶体管,系具有第二临界値 电压, 而接连在前述内部节点和第二电位节点之间,在其 闸接受 前述第二之电位节点的电位; 第三绝缘闸型电场效应晶体管,系具有第三临界値 电压, 将前述第二电位节点上的电压供给到前述第一绝 缘闸型电 场效应晶体管的闸,使前述第三临界値电压的绝对 値降低 ;及 第四之绝缘闸型电场效应晶体管,系具有第四临界 値电压 ,将前述内部节点上之电压传达到输出节点,使前 述第四 临界値电压的绝对値降低者。7. 一种基准电压产 生电路,系具备有: 第一绝缘闸型电场效应晶体管,系具有第一临界値 电压, 而接连在第一节点和输出节点之间; 第二绝缘闸型电场效应晶体管,系具有第二临界値 电压, 而接连在前述输出节点和第一电源节点之间;及 第三绝缘闸型电场效应晶体管,系具有第三临界値 电压, 将第二节点上的电压外加到前述第一绝缘闸型电 场效应晶 体管的闸,使前述第三临界値电压的绝对値降低; 第四绝缘闸型电场效应晶体管,系具有第四临界値 电压, 将第二电源节点上之电压传达到前述第一节点,使 前述第 四临界値电压的绝对値降低; 第五绝缘闸型电场效应晶体管,系具有第五临界値 电压, 将前述第二电源节点上的电压传达到前述第二节 点,使前 述第五临界値电压的绝对値降低;及 第六绝缘闸型电场效应晶体管,系具有第六临界値 电压, 将前述第一之电源节点上的电压供给到前述第二 之绝缘闸 型电场效应晶体管的闸,使前述第六临界値电压的 绝对値 降低者。8. 一种基准电压产生电路,系具备有: 第一绝缘闸型电场效应晶体管,系具有第一临界値 电压, 而接连在第一电源节点和输出节点之间; 第二绝缘闸型电场效应晶体管,系具有第二临界値 电压, 而接连在前述输出节点和第二电源节点之间; 第三绝缘型电场效应晶体管,系具有第三临界値电 压,由 第一节点上的电压将使前述第三临界値电压的绝 对値降低 之电压外加到前述第一绝缘闸型电场效应晶体管 的闸; 第四绝缘闸型电场效应晶体管,系具有第四临界値 电压, 而接连在第二节点和前述第一电源节点之间,将前 述第二 节点钳位在前述第四临界値电压的绝对値比前述 第一电源 节点的电压更高的高电压电平上; 第五之绝缘闸型电场效应晶体管,系具有第五临界 値电压 ,由前述第二节点的电压将使前述第五临界値电压 的绝对 値降低之电压传达到前述第一节点;及 第六之绝缘闸型电场效应晶体管,系具有第六临界 値电压 ,将前述第二电源节点上的电压外加到前述第二绝 缘闸型 电场效应晶体管的闸,使前述第六临界値电压的绝 对値降 低者。9. 一种基准电压产生电路,系具备有: 第一绝缘闸型电场效应晶体管,系具有第一临界値 电压, 而接连在第一电源节点和内部节点之间; 第二绝缘闸型电场效应晶体管,系具有第二临界値 电压, 而接连在前述内部节点和第二电源节点之间,在其 闸接受 前述第二电源节点上之电压; 第三之绝缘闸型电场效应晶体管,系具有第三临界 値电压 ,将第一节点上的电压外加到前述第一绝缘闸型电 场效应 晶体管的闸,使前述第三临界値电压的绝对値降低 ; 第四之绝缘闸型电场效应晶体管,系具有第四临界 値电压 ,将第二节点钳位在前述第四临界値电压只有绝对 値比前 述第一电源节点的电压更高的高电平上; 第五绝缘闸型电场效应晶体管,系具有第五临界値 电压, 由前述第二节点上的电压将前述第五临界値电压 的绝对値 低电压传达到前述第一节点上;及 第六绝缘闸型电场效应晶体管,系具有第六临界値 电压, 将前述内部节点上的电压传达到基准电压输出节 点,使前 述第六临界値电压的绝对値降低者。10. 一种半导 体装置之制法,系具备有:对于第二导电型 通道之绝缘闸型电场效应晶体管所形成的第一导 电型之基 板领域的一部份领域;及第一导电型通道之绝缘闸 型电场 效应晶体管所形成的第二导电型之基板领域的一 部份领域 ,同时来注入前述第一导电型之不纯物离子的制程 者。11. 如申请专利范围第10项之半导体装置之制 法,系在前 述第一导电型之基板领域的一部份,形成有阵列具 有存储 器单元来记忆各种数据,在前述第二导电型之基板 领域的 一部份,形成有基准电压产生电路来产生利用前述 存储器 阵列的基准电压。12. 如申请专利范围第11项之半 导体装置之制法,系前述 基准电压产生电路具有:输出绝缘闸型电场效应晶 体管, 系用于输出前述基准电压;及控制绝缘闸型电场效 应晶体 管,系用于设定前述输出绝缘闸型电场效应晶体管 之闸电 极的电位来决定前述基准电压电平, 前述离子注入,系对于前述输出绝缘闸型电场效应 晶体管 形成领域来实行。13. 如申请专利范围第10项之半 导体装置之制法,系在前 述第二导电型之基板领域形成有:存储器阵列,具 有多数 之存储器单元来记忆各种数据;及周边电路,为了 进行对 前述存储器阵列之存取,且在前述第一导电型之基 板领域 的一部份形成有:存储器阵列;及基准电压产生电 路,系 利用周边电路来产生基准电压, 前述离子注入,系对于前述周边电路及前述基准电 压产生 电路所形成的领域同时来实行。14. 如申请专利范 围第13项之半导体装置之制法,系前述 基准电压产生电路,包含有:输出绝缘闸型电场效 应晶体 管,系为了输出前述基准电压;及控制绝缘闸型电 场效应 晶体管,系用于调整前述输出绝缘闸型电场效应晶 体管之 闸电位; 前述离子注入,系对于前述控制绝缘闸型电场效应 晶体管 形成领域来实行。15. 如申请专利范围第10项至第 14项中任一项之半导体装 置之制法,前述离子注入,系对于绝缘闸型电场效 应晶体 管之至少通道领域来实行。图示简单说明: 图1为表示本发明基准电压产生电路第1实施例之 构成图。 图2为表示本发明中使用MOS晶体管之构成图。 图3为表示为了产生图1所示负电压之一例构成图 。 图4为表示本发明基准电压产生电路第一实施例之 第一变 更例图。 图5为表示本发明基准电压产生电路第一实施例之 第二变 更例图。 图6为表示本发明基准电压产生电路第二实施例之 构成图 。 图7为表示本发明第二实施例之变更例图。 图8为表示本发明基准电压产生电路第三实施例之 构成图 。 图9为表示本发明基准电压产生电路第三实施例之 变更例 图。 图10为表示本发明基准电压产生电路第四实施例 之构成图 。 图11为表示本发明基准电压产生电路第四实施例 之变更例 图。 图12为表示本发明基准电压产生电路第五实施例 之构成图 。 图13为表示为了产生图12所示高电压之电路构成之 一例图 。 图14为表示本发明基准电压产生电路第五实施例 之变更例 图。 图15为表示本发明基准电压产生电路第六实施例 之构成图 。 图16为表示本发明基准电压产生电路第六实施例 之变更例 图。 图17为表示本发明基准电压产生电路第七实施例 之构成图 。 图18为表示本发明基准电压产生电路第七实施例 之变更例 图。 图19为表示本发明基准电压产生电路第八实施例 之构成图 。 图20为表示本发明基准电压产生电路第八实施例 之变更例 图。 图21为表示本发明基准电压产生电路第九实施例 之构成图 。 图22为表示本发明基准电压产生电路第九实施例 之变更例 图。 图23为表示本发明基准电压产生电路第十实施例 之构成图 。 图24为表示本发明基准电压产生电路第十实施例 之变更例 图。 图25为表示图40所示内部电源使用电路一例之构成 图。 图26为表示图25所示存储器单元阵列之概略构成图 。 图27为表示图26所示一例之存储器单元相关部份的 概略构 成图。 图28为表示MOS晶体管之尾部电流特性图。 图29为了说明图25所示内部电源使用电路中低临界 値电压 MOS晶体管之图。 图30为表示本发明半导体装置之制法有关第11实施 例之制 程图。 图31为表示本发明半导体装置之制法续图30之制程 图。 图32为表示续图31所示制造制程所进行的半导体装 置之制 造制程图。 图33为表示续图32所示制造制程所进行的半导体装 置之制 造制程图。 图34为表示续图33所示制造制程所实行的制造制程 图。 图35为表示续图34所示制造制程所进行的制造制程 图。 图36为表示续图35所示制造制程所实行的制造制程 图。 图37为表示续图36所示制造制程所实行的制造制程 图。 图38为表示续图36所示制造制程所实行的制造制程 图。 图39为表示本发明半导体装置之制法在第11实施例 之变更 例中主要制造制程图。 图40为表示具备内部降压电路之半导体装置全部 的概略构 成图。 图41为表示图40所示内部降压电路一例之构成图。 图42为表示先前之基准电压产生电路的构成图。 |
