| 主权项 |
1.一种空间光调变器封装包含: a.一上层; b.至少一在上述上层上之数据滙流排; c.至少一在上述上层上电连接至上述滙流排之连 接器; d.至少一在上述上层上连接至上述滙流排,可操作 以第一 速率自该滙流排接收数据之缓冲记忆体; e.一在上述上层上之空间光调变器阵列,有定址电 路电连 接为以第二速率自上述缓冲记忆体接收数据; f.一在上述上层上围绕上述调变器阵列之环;以及 g.一在上述环上之窗,允许光线自上述调变器通过 。2.根据申请专利范围第1项之封装,其中上述上层 为陶瓷 。3.根据申请专利范围第1项之封装,其中上述上层 容纳许 多数据滙流排。4.根据申请专利范围第1项之封装, 其中上述缓冲记忆体 为先进先出记忆体(FIFO)。5.根据申请专利范围第1 项之封装,其中上述缓冲记忆体 为视频随机存取记忆体(VRAM)。6.根据申请专利范 围第1项之封装,其中上述缓冲记忆体 为定制记忆电路。7.根据申请专利范围第1项之封 装,其中上述空间光调变 器为反射调变器。8.根据申请专利范围第1项之封 装,其中上述反射调变器 为数位微型镜装置(DMD)。9.根据申请专利范围第1 项之封装,其中上述空间光调变 器为透射调变器。10.一种封装空间光调变器之方 法包含: a.制备一上层; b.在上述上层上界定滙流排线路及接合垫; c.将缓冲记忆体附着至上述上层; d.将上述缓冲记忆体电连接至上述接合垫; e.测试上述缓冲记忆体; f.将一空间光调变器附着至上述上层; g.将上述空间光调变器电连接至上述接合垫; h.以一窗覆盖至少上层之一部份,以及 i.测试上述上层上之连接。11.根据申请专利范围 第10项之方法,其中上述制备步骤 包括钻成供进一步附着之孔。12.根据申请专利范 围第10项之方法,其中上述制备步骤 包括将上层镀敷金属。13.根据申请专利范围第10 项之方法,其中上述缓冲记忆 体为FIFO。14.根据申请专利范围第10项之方法,其中 上述缓冲记忆 体为VRAM。15.根据申请专利范围第10项之方法,其中 上述缓冲记忆 体为定制记忆电路。16.根据申请专利范围第10项 之方法,其中上述附着纋冲 记忆体步骤包含粘着上述缓冲记忆体。17.根据申 请专利范围第10项之方法,其中上述电连接缓 冲记忆体包含将电线自上述缓冲记忆体连接至接 合垫。18.根据申请专利范围第10项之方法,其中上 述附着空间 光调变器步骤包含粘着上述调变器。19.根据申请 专利范围第10项之方法,其中上述电连接空 间光调变器包含将电线自上述调变器连接至接合 垫。20.根据申请专利范围第10项之方法,其中上述 窗支持于 一围绕上述调变器之环上。图示简单说明: 图1示一种数据处理设计之示意图。 图2示一种空间光调变器封装之示意图。 图3侧示封装过程之一种实施例。 |
