半导体装置闩锁防止方法

摘要

本发明系关于一种半导体装置闩锁防止方法，尤指一种可消除半导体闩锁效应(LATCH-UP)之方法，主要为在矽层各个相反材料掺杂形成之井区的边缘位置以形成沟道(TRENCH)及在沟道内沈积充填以如金属材料或高掺杂之复晶矽材料构成之高导电性材料，以在井区边缘形成一种保护环构造，并藉以形成一种增强型之井区，以其边缘形成高导电性材料环，藉以迅速吸收周边流动之电子，并提供井区与外围部位之电子流动之阻挡作用，获致消除闩锁效应较佳效果者。

主权项

1.一种半导体装置闩锁防止方法,包括:一覆光阻于矽层表面之步骤;一实施井区沟道光罩,以对应于各井区边缘部位形成光阻缺口之步骤;一实施沟道蚀刻之步骤,以使各井区边缘形成凹沟;及一填入凹沟高导电性材料之步骤;藉该高导电性材料环绕于各井区边缘以形成可阻挡电子之构造。2.如申请专利范围第1项所述之半导体装置闩锁防止方法,其中该高导电性材料为选自复晶矽材料或金属材料者。3.如申请专利范围第1项所述之半导体装置闩锁防止方法,其中该沟道之蚀刻深度约在2-3微米,且不超过各井区之深度者。4.如申请专利范围第1项所述之半导体装置闩锁防止方法,其中该高导电性材料为使用复晶矽材料时,需透过一次高浓度掺杂之步骤,植入之剂量约大于110@su1@su6/cm@su2者。5.如申请专利范围第1项所述之半导体装置闩锁防止方法,其中该高导电性材料为使用复晶矽材料时,需透过一次高浓度掺杂之步骤,植入之剂量约在介于110@su1@su6-10@su1@su8/cm@su2者。6.如申请专利范围第4项所述之半导体装置闩锁防止方法,其中掺杂之能量以高电流植入型式之机具以在约大于50Kev范围实施者。图示简单说明:第一图:系闩锁效应等效电路示意图。第二图:系闩锁效应之电子迁移示意图。第三、四图:系传统解决闩锁效应之剖面示意图。第五图:系本发明之剖面构造示意图。第六图:系本发明之俯视构造示意图。