| 发明名称 |
LAY OUT AND WIRING METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH0836600(A) |
申请公布日期 |
1996.02.06 |
| 申请号 |
JP19940191073 |
申请日期 |
1994.07.21 |
| 申请人 |
HITACHI LTD |
发明人 |
ASADA KUNIHIRO;AKITA JUNICHI;CHIYOU KOUMEI;KUBOTA KATSUHIKO |
| 分类号 |
H01L21/82;G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
H01L21/82 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
