错误校正编码解码器之再同步化装置

摘要

本发明系有关错误校正编码解码器的再同步装置，其目的系于错误校正编码解码器中，检出编码器和解码器之同步偏移，加以再同步化者。其构成系收信系列之资料系输入至位元移位手段１，位元移位手段１的输出系输入至错误校正编码解码器２。错误校正编码解码器２系输出解码系列之资料的同时，将并发位输出至位元「１」产生率检出手段３。位元「１」产生率检出手段３的输出系输入控制手段４。于位元移位手段１中，对应后述之控制手段４之控制输入，将收信系列之资料直接输出，或将收信系列之资料仅以所定位元数加以偏移输出者。

主权项

1. 一种错误校正编码解码器的再同步装置,其特征系在于具有将收信系列加以位元移位(bitsift)之位元移位手段,和输入该位元移位手段的输出,解码错误校正编码(errorcorrection)的同时,输出并发位(syndorme)的解码器(decoder),和检出该并发位之位元产生率的检出手段,和对应该检出手段的输出,于前述位元移位手段加以位元移位的控制手段者。2. 如申请专利范围第1项之错误校正编码解码器的再同步装置,其中,前述检出手段系输入前述并发位之移位暂存器,和计数该移位暂存器的各段位元「1」的加权计数手段,前述控制手段系于前述加权计数手段之输出为所定値以上时加以控制者。3. 如申请专利范围第2项之错误校正编码解码器的再同步装置,其中,前述控制手段系包含比较前述加权计数手段之输出和所定値的比较手段者。4. 如申请专利范围第2项或第3项之错误校正编码解码器的再同步装置,其中,前述控制手段为位元偏移之时,重置前述移位暂存器的内容者。5. 如申请专利范围第1项至第3项任一项之错误校正编码解码器的再同步装置,其中,前述错误校正编码系为岩垂(Iwadare)编码为特征者。图示简单说明:【图1】说明本发明之错误校正编码解码器的再同步装置的概要构成的说明图。【图2】做为错误校正编码使用岩垂编码之一实施例的方块图。【图3】说明图2之实施例的再同步动作的说明图。