| 主权项 |
1. 一种唯读记忆体中的定位电路,适用于由复数解 码线 所控制之字元线,和复数位元线共同组成含复数记 忆单元 之唯读记忆体中;该定位电路包括: 一主动负载; 复数个放大器,相互并联至该主动负载;该等放大 器分别 具备不同之跳脱电位,并分别受一该等解码线讯号 致能; 以及 一连通闸,连接该等放大器,以供应定位偏压至该 等位元 线。2. 如申请专利范围第1项所述之定位电路,其 中,该等放 大器系各由一反或闸与一电晶体组成,该反或闸之 输出控 制该电晶体之闸极,该电晶体之源极连接该反或闸 输入端 ,该电晶体之汲极则连接该主动负载。3. 如申请专 利范围第2项所述之定位电路,其中,该反或 闸之输入端更包括至少一该解码线之反相讯号以 及一晶片 选择讯号为输入。4. 如申请专利范围第2项所述之 定位电路,其中,该等反 相逻辑之跳脱电位系由该反或闸布局结构决定。5 . 如申请专利范围第1项所述之定位电路,其中,该 主动 负载为一电晶体。6. 如申请专利范围第1项所述之 定位电路,其中,该等反 相逻辑共四组,分别具有跳脱电位V@sst@ss1.V@sst@ss2 、V@sst@ss3和V@sst@ss4,而V@sst@ss1>V@sst@ss2>V@ sst@ss3>V@sst@ss4,用以分别供应由小至大之定位偏压 至距离该定位电路由近而远不同之该等字元线上 之记忆单 元。7. 如申请专利范围第1项所述之定位电路,其 中,该连通 闸为一电晶体开关。图示简单说明: 第1图系传统唯读记忆体记忆排电路示意图。 第2A图绘示一提供第1图唯读记忆体之感测放大器 电路架 构。 第2B图绘示习知提供第1图唯读记忆体定位偏压之 定位电 路架构。 第3图绘示依照习知唯读记忆体之部份记忆排电路 架构。 |
