逻辑合成方法及半导体集成电路

摘要

在由多个寄存器和位于该寄存器间的多个组合电路构成的半导体集成电路的顺序设计中，在用寄存器传送层逻辑合成上述半导体集成电路时以高电压源驱动具有关键路径的组合电路，同时以低电压源驱动无关键路径的其它组合电路，并在位于具有关键路径的组合电路前级的寄存器里设置把低电压信号变换为高电压信号的电平变换电路。故可简易地进行电路设计，并能实现半导体集成电路的低功耗化。

主权项

1、一种基于逻辑单元的连接信息来逻辑合成由多个寄存器和位于上述多个寄存器之间的组合电路构成的半导体集成电路的逻辑合成方法，其特征在于具有下述工序：第1工序，在上述任一组合电路的信号传播延迟时间低于设计上的延迟上限值时，把此组合电路合成为以低电压源为电压源的组合电路，同时，在上述任一组合电路的信号传播延迟时间超过设计上的延迟上限值时，把此组合电路合成为以高电压源为电压源的第2组合电路；第2工序，判断是否有将上述已合成的任一第1组合电路的输出输入到上述已合成的第2组合电路中去的混合存在形式，并在有这种混合存在时把第1组合电路再合成为第2组合电路；第3工序，判断上述各寄存器是否是把信号输出到上述已合成或再合成后的第2组合电路的寄存器，若任一寄存器是这种寄存器时把该寄存器合成为以高电压源为电压源的寄存器，在不是这种寄存器时把该寄存器合成为以低电压源为电压源的寄存器。