ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES.

摘要

ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.