| 主权项 |
1.一种2的补数器,包括:一反相电路,用以反相具至少两个位元的二进位资料,以产生1的补数;一反相机构,反相得自于该至少两位元1的补数资料之最低有效位元之倒相的被反相资料;至少一比较机构,用以比较目前要处理的位元资料与该1的补数资料之至少一个位元低阶位元资料,并用以在当该至少一个低阶位元资料有一预定逻辑値时,反相该目前的位元资料。2.如申请专利范围第1项所述之2的补数器,其中该比较机构包括:AND运算机构,用以对该1的补数资料之该至少一个低阶位元资料执行AND运算;及互斥逻辑运算机构,用以在该AND运算机构之输出与该目前的位元资料间,执行一互斥逻辑运算。3.如申请专利范围第1项所述之2的补数器,其中该比较机构为适于在当该1的补数资料之至少一个低阶位元资料为逻辑1値时反相该目前的位元资料。图示简单说明:第一图为一传统2的补数器之电路图;第二图为依据本发明之一2的补数器之方块图;第三图为一显示在第二图累加讯号产生器之电路图;第四图为依据本发明第一实施例之显示在第二图之条件式累加器之电路图;第五图为依据本发明第二实施例之显示在第二图之条件式累加器之电路图。第六图为依据本发明第一及第二实施例之各别包括条件累加器之传统2的补数器及本发明2的补数器之补数运算速率及每位元所需电晶体数量之称为显示补数运算速度的图表 |
