| 主权项 |
1. 一种以金属矽化物形成埋装接面的制程,包括:(a) 提供一半导体基底;(b) 形成绝缘结构于该基底上,并于该等绝缘结构间定义出主动区;(c) 形成一介电层覆于该主动区;(d) 形成一导电层覆于该介电层及该绝缘结构;(e) 蚀刻该导电层及该介电层,形成一开口露出部份该基底;(f) 形成一金属矽化层于该导电层上,并经由该开口与该露出之基底相接触;(g) 蚀刻该金属矽化层及该导电层,成闸极电极及交连导线。2. 如申请专利范围第1项所述之该以金属矽化物形成埋装接面的制造方法,其中,步骤(f)和步骤(g) 间尚包括:布植离子进入该金属矽化层内;施以驱入处理,使该金属矽化层内之该等布植杂质经由该开口扩散及于该基底内,形成掺植区。3. 如申请专利范围第2项所述之该以金属矽化物形成埋装接面的制造方法,其中,该等离子是砷或磷离子中之一者。4. 如申请专利范围第3项所述之该以金属矽化物形成埋装接面的制造方法,其中,该布植程序是能量及剂量分别约为50-80kev间及5E15-1E16㎝@su-@su2间的条件行之。5. 如申请专利范围第2项所述之该以金属矽化物形成埋装接面的制造方法,其中,该驱入处理是以温度约介于850-950℃间,处理30分至1小时的时间。6. 如申请专利范围第1项所述之该以金属矽化物形成埋装接面的制造方法,其中,该金属矽化层是由钨金属矽化物(WSix)所构成。7. 如申请专利范围第6项所述之该以金属矽化物形成埋装接面的制造方法,其中,该金属矽化层的厚度约介于700-1200埃之间。8. 如申请专利范围第1项所述之该以金属矽化物形成埋装接面的制造方法,其中,该导电层是复晶矽层。9.如申请专利范围第1项所述之该以金属矽化物形成埋装接面的制造方法,其中,该绝缘结构是以局部氧化法形成之场氧化物。10. 如申请专利范围第1项所述之该以金属矽化物形成埋装接面的制造方法,其中,该介电层是以热氧化法形成之氧化矽层。11. 一种以金属矽化物形成埋装接面的制程,包括:(a) 提供一半导体基底;(b) 形成绝缘结构于该基底上,并于该等绝缘结构间定义出主动区;(c) 形成一介电层覆于该主动区;(d) 形成一导电层覆于该介电层及该绝缘结构;(e) 蚀刻该导电层及该介电层,形成一开口露出部份该基底;(f) 依序形成一金属矽化层及一缓冲层于该导电层上,并经由该开口与该露出之基底相接触;(g) 蚀刻该缓冲层该金属矽化层及该导电层,成闸极电极及交连导线。12. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,步骤(f)和步骤(g)间尚包括:布植离子经该缓冲层进入该金属矽化层内;施以驱入处理,使该金属矽化层内之该等布植杂质经内该开口扩散及于该基底内,形成掺植区。13. 如申请专利范围第12项所述之该以金属矽化物形成埋装接面的制造方法,其中,该等离子是砷或磷离子中之一者。14. 如申请专利范围第13项所述之该以金属矽化物形成埋装接面的制造方法,其中,该布植程序是能量及剂量分别约为50-80kev间及5E15-1E16㎝@su-@su2间的条件行之。15.如申请专利范围第12项所述之该以金属矽化物形成埋装接面的制造方法,其中,该驱入处理是以温度850-950℃间之条件行之,处理时间约介于30分至1小时间的范围。16. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,该金属矽化层是由钨金属矽化物(WSix)所构成。17. 如申请专利范围第16项所述之该以金属矽化物形成埋装接面的制造方法,其中,该金属矽化层的厚度约介于700-1200 埃之间。18. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,该导电层是复晶矽层。19. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,该绝缘结构是以局部氧化法形成之场氧化物。20. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,该介电层是以热氧化法形成之氧化矽层。21. 如申请专利范围第11项所述之该以金属矽化物形成埋装接面的制造方法,其中,该缓冲层是以化学气相沈积而得之氧化矽层。图示简单说明:第1A-1C图所示为习知之埋装接面的制程剖面图;第2图所示为第1C图之上视图;第3A-3C图所示另一习知埋装接面的制程剖面图;第4图所示为第3C图之上视图;第5A-5C图所示为根据本发明一较佳实施例的制程剖面图;第6图所示为第5C图之上视图;第7A-7C图所示为根据本发明另一较佳实施例的制程剖面图;以及 |
