非易失性半导体存储装置及其制造方法

摘要

本发明旨在实现不必在高阻的第1多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元208具有同样浮置栅构造的选择晶体管209。由于在高阻的第1多晶硅上不开接触孔，故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅204预先注入电荷以使选择晶体管209的阈值变正，或向选择晶体管209的沟道区域掺杂、并用紫外线照射进行控制使中性阈值变为正值。

主权项

1、一种非易失性半导体存储装置，其特征是包括：存储单元，具有在半导体衬底表面的源区与漏区、在上述衬底上形成的第1控制栅电极和在该控制栅电极与上述半导体衬底间的第1电荷积累区，它通过在写入时由栅与衬底、源漏间的电位差把电荷注入到上述第1电荷积累区并设定比读出时的栅电压高的阈值，在擦降时用与写入时相反的电位差使电荷从上述第1电荷积累区放出并设定比读出栅电压低的阈值来存储数据；选择晶体管，设置在由上述许多个存储单元形成的串联连接的端部，具有第2控制栅电极和在该控制栅电极与上述半导体衬底间与第1电荷积累区同样的第2电荷积累区；以及电荷注入装置，至少在对上述存储单元进行读出、写入操作时把电荷注入到预先使上述选择晶体管保持正阈值的第2电荷积累区。