| 摘要 |
<P>L'invention concerne un circuit de sortie pour circuit TTL-CMOS. <BR/> Il comprend un étage de sortie (1) comprenant deux transistors MOS P (11) et MOS N(12) en parallèle connectés en cascade avec un transistor MOS N (13) de validation entre les tensions d'alimentation et de référence. L'étage de sortie connecté par l'intermédiaire d'un signal de validation TRISB et des transistors MOS (11, 12, 13) délivre au point commun entre les transistors MOS (12) et (13) un signal de sortie représentant la variable logique d'entrée. Un premier circuit (2) permet la commutation du transistor MOS P (11) par un signal de commande de commutation intermédiaire TRISP et un troisième circuit (4) permet la commutation du transistor MOS N (12), le circuit (4) opérant en contre-réaction de la commande de commutation du transistor MOS P (11), les commandes étant effectuées successivement pour engendrer un niveau de commutation intermédiaire appartenant au niveau logique haut. <BR/> Application aux circuits intégrés TTL-CMOS.</P> |
